作者threefly (threefly)
看板comm_and_RF
標題[問題] LNA的matching
時間Tue Dec 25 21:13:28 2012
我知道LNA是先matching input端再做output端
但我想問一下
做matching時DC bias電路(含bypass)也要一起考慮進去嗎?
還是只有電晶體就可以了
或是等到要做output時input matching的電路已經要考慮進去了?
還有一個問題
像做cascade或二、三級電路時每一級應該是要各自matching嗎
還是直接整體一起做
因為感覺做好一級再去做另一級matching最後就會跑掉了
最後還有一個小問題 dc bias端的電感(DC Feed)一定要加嗎?
我知道是要隔絕DC及AC 但我看有些電路是沒有加 還是那部份是做在off chip上的?
不好意思麻煩大家，最近這個問題困擾我很久了也沒人可以問><
謝謝大家
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.45.224
1F：推 xuwei:你的問題拿去問李致毅/劉深淵LAB一定有人會 220.137.82.151 12/26 00:17
2F：推 xxxorc:1.偏壓電路要考慮 2.我覺得最核心先匹到 140.116.192.86 12/26 20:17
3F：→ xxxorc:， 之後每一級分開做 不過這很難說 140.116.192.86 12/26 20:18
4F：→ xxxorc:3. 加和不加的差別應該做模擬能得知，可取 140.116.192.86 12/26 20:19
5F：→ xxxorc:捨。 還有我回答如果有誤導 請見諒非專業 140.116.192.86 12/26 20:20
6F：推 cnlee1234:1.偏壓被動元件影響匹配非常多,慎選之 210.241.92.249 12/26 22:34
7F：→ cnlee1234:2.interstage匹配不用做,I/O tune即可 210.241.92.249 12/26 22:35
8F：→ cnlee1234:3.DC feed,AC block are fundamental 210.241.92.249 12/26 22:37
9F：→ cnlee1234:不過看你設計的晶片是自嗨的還是商業的 210.241.92.249 12/26 22:37
10F：→ cnlee1234:會有不同on/off chip的component選擇 210.241.92.249 12/26 22:38
11F：推 mason519:你要做LNA matching不是要把所有的元件都 180.218.159.91 12/28 23:14
12F：→ mason519:要考慮進去,並沒有做輸入考慮輸入端,S22 180.218.159.91 12/28 23:16
13F：→ mason519:時才考慮輸出的問題,這樣很奇怪耶! 180.218.159.91 12/28 23:16