作者hisanick (外村尼克)
看板comm_and_RF
標題[問題] 該怎麼擬真 VDD 雜訊 ?
時間Thu Jul 22 02:20:50 2010
在數位/類比電路使用相同 VDD 的時候，因數位電流開關或等等影響
會讓VDD出現雜訊，甚至會影響到我類比電路。
今天我在一條RF訊號線上加上了 PMOS Switch 其 gate 偏壓會連接到數位電路。
所以我深怕 VDD or GND! 雜訊會經由 PMOS Cgs Cgd 饋到我 RF 訊號線上。
請問
1.在沒連接數位電路的情況下，單跑類比電路。我該如何去加載雜訊到VDD上(直接
近似頻率用sin wave饋VDD?，通常模擬器vdc的noise又是指甚麼雜訊呢?)。
2.直接用模擬器的VDD連接致各個電路，是不是無法看到各級對VDD的影響(VDD為定值)?
一定要用類似 bandgap 電路來模擬才準確嗎?
--
▊ ● ████◣ ╭◢███◣ ◣ ◣ ╮ ╭◢█◣ ◢█◣╲╲
▊╴ ╭██ ◥█═╯██ ◥█ █ █ ╰═════╯█ █ █ █╮
▊ Π
║██◣ █ ██ █ █ █ ◢█◣ ◣█◣ █ █ █║ ㄟ
─
∥
║████◤ ★ █████ █ █ █▄◤ █▌█ ◢█◤ █ █║ ㄟ
╯
∥
║██◥█◣ ██ █ █ █ ◥█◤ ◥▌◤ █ █ █║ 20
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 114.32.225.141
1F：推 dota:2 vdc為ideal 當然不會受其他任何東西影響112.104.126.212 07/23 23:52
2F：→ dota:如果你要看vdd是否會變動 要去跑bandgap, reg112.104.126.212 07/23 23:54
3F：→ dota:如果只是想看各級會不會透過vdd couple112.104.126.212 07/23 23:55
4F：→ dota:在vdd前加一個ac choke即可112.104.126.212 07/23 23:55
5F：→ hisanick:表示在 vdd 前加個大電感直接檔掉 ac 訊 114.32.225.56 07/24 01:10
6F：→ hisanick:號，並讓他存在vdd位準的意思嗎? 114.32.225.56 07/24 01:12
7F：推 carrack:嗯，這不就是PSRR的simulation嗎？ 66.27.119.155 07/24 22:34
8F：→ carrack:不過你是RF還要考慮Conversion noise 66.27.119.155 07/24 22:35
9F：→ carrack:noise會被大信號的input/LO帶到高頻 66.27.119.155 07/24 22:36
10F：→ carrack:on chip加Ind太貴了，加些bypass Cap如何 66.27.119.155 07/24 22:37
11F：→ carrack:另外AVDD DVDD能不能從不同pin腳拉出去？ 66.27.119.155 07/24 22:39
12F：→ carrack:這樣你pkg跟bond wire的Ind就很夠分開nois 66.27.119.155 07/24 22:40
13F：→ hisanick:恩我 AVDD 跟 DVDD 是用不同 BG 去篇壓的 114.32.225.56 07/25 21:42
14F：→ hisanick:我訊號 1G 500M 相對要的電容也很大 114.32.225.56 07/25 21:43
15F：→ hisanick:我只是想知道該如何去Sim真正的情況 114.32.225.56 07/25 21:43
16F：→ hisanick:畢竟從數位 OUTPUT直接連到我 Switch 才 114.32.225.56 07/25 21:44
17F：→ hisanick:一級 PMOS PSRR 自然不會好 114.32.225.56 07/25 21:44
18F：→ hisanick:我想我的問題還是得連同數位一起模擬 114.32.225.56 07/25 21:48
19F：→ hisanick:才能真正的解決吧..感謝回答的大大們 3q 114.32.225.56 07/25 21:48