作者dota ( )
看板comm_and_RF
標題[問題] 請問LNA的gain對power
時間Wed Jan 27 22:10:54 2010
不知道各位模擬的時後會不會碰到這種問題
設計可調gain的LNA high gain時沒問題
但low gain（低於high gain 20dB以上）時
voltage gain會隨著input power提高而些微上升
和一般gain被saturate的情況剛好相反
請問有人可以較詳細地解釋這種現象嗎？
LNA架構就是標準cascode
調gain的方法是減少上面MOS的size和電流
下面MOS和電流不變
請教各位 謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 112.104.185.104
1F：推 xuwei:bias點?122.116.236.154 01/28 00:22
2F：→ dota:請問是指bias有問題嗎？可是high gain很正常112.104.185.104 01/28 00:27
3F：→ xuwei:high gain正常有可能是已經saturate了122.116.236.154 01/28 00:31
4F：→ dota:下面MOS是用current mirror bias,Vgs近似Vth112.104.185.104 01/28 00:31
5F：→ xuwei:我猜是gain expansion122.116.236.154 01/28 00:31
6F：→ dota:多謝提示 請問該怎麼做可減少這種狀況發生112.104.185.104 01/28 00:35
7F：推 d9368323:五樓140.117.156.140 02/11 09:08