作者xuwei (Boston)
看板comm_and_RF
標題[心得] mixer設計流程
時間Sat Aug 1 00:16:28 2009
以下是假設Gilbert cell mixer,
然後你已經由系統推出Pout,Gain的spec,
而且你已經知道由lowpass filter出來的voltage(給gm stage的Vg)
1.由輸出的power反推回去你需要的current
(P=RpxI^2, Rp=Rs(1+Q^2),Rs是電感的series resistance,Q是電感的Q)
註:一般output power會抓一些margin,比如說3dB。
然後設計時用的dc current要讓前面所算出來的ac current不會卡到。
2.電流決定後,再來決定size,一般來講,看操作電壓,有可能用IO device或core device,
比如說65nm IO device好了,length選240nm。
length決定後,再來由gm來決定width的大小。
CG,double,dB=20log{(4/pi)x[Rp/(1/gm +Rdeg)]}
為了讓CG完全由Rdeg決定,選擇1/gm=0.1xRdeg
然後可以算出Rdeg的值以及gm的值。
通常Rdeg的值會稍微加一些margin for linearity,比如說250 ohm會加到300 ohm
3.這個時候可以利用ideal current source取代current mirror,
然後去sweep看需要多少的width才夠。但是有時如果電流選太小,所算出來的width
會超大,這個就是trade off了。
4.gm的size決定後,再來就決定switch quad的size,length一樣選minimum length
至於width要選多少的話，首先你要知道switch quad的Cgg多少
這個要由LO buffer的slew rate去sweep, LO buffer在固定的電流下,
在能滿足slew rate的條件下,有一個maximum的Cgg的值,width就算出來了。
5.再來決定switch quad的gate bias voltage:
以VDD,Vout=0dBv為例子來說,switch quad的drain voltage swing=VDD-0.5~VDD+0.5V
LO buffer的輸出swing假設是hard switching,假設voltage swing=Vg-0.6~Vg+0.6
這裡的0.6是估計LO buffer輸出的swing 大小。
在滿足switching quad操作在saturation的條件下(有較好的linearity):
我們得到Vg+0.6<VDD-0.5+vt,若vt=0.6V,則Vg可以算出來需小於多少
6.然後去sweep Vg vs OP1/Gc的table,由此決定你的optimum Vg
7.最後來決定current mirror的size,為了避免offset,WxL是越大越好,
但是多大是一個較佳的值?可以去run Monte Carlo看size大小對LO leakage的表現
然後可以選到一組較佳的值。
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 114.43.195.31
1F：推 smallhan:推一個 207.114.132.30 08/01 01:01
2F：推 ShineOnYou:學弟推 61.216.1.229 08/01 01:48
3F：→ deathcustom:轉回電子電機 122.116.95.114 08/01 03:14
※ deathcustom:轉錄至看板 Electronics 08/01 03:14
4F：推 youwin0125:推 114.43.194.6 08/01 14:21
5F：推 obov:推推 218.160.56.246 08/01 15:59
6F：→ dota:這要m起來阿 112.104.117.66 01/06 22:22