作者xuwei (Boston)
看板comm_and_RF
標題Re: [問題] 關於frequency divider的locking range
時間Tue Jul 1 23:40:05 2008
※ 引述《QQGINA (QQ雯)》之銘言：
: 我想請問一下
: 就是frequency divider 他是如何去定義locking range
: 是看他輸出頻譜的功率嗎?
: 比如說輸入0dBm
: 然後在你要的頻率附近 輸出功率不可以小於多少嗎??
: 有看PAPER但是還是不太懂
: 有聽說是給不同頻率然後看輸出
: 但是我輸出都會在同一點
: locking range是如何去定義的呀???
我記得在一個除N的電路，輸入一個頻率
f1/N是最大可除的範圍
f2/N是最小可除的範圍
然後f2 < locking range < f1
不知道有沒有錯
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 124.8.61.94
1F：→ xuwei:當然 input power大一點比較容易lock 124.8.61.94 07/01 23:41
2F：→ QQGINA:謝摟~^^123.193.142.143 07/02 10:21
3F：→ QQGINA:但是還是有點不太懂 140.124.71.228 07/02 14:53