作者circularssk (想一輩子被妳跟)
看板comm_and_RF
標題Re: 請問一下~~~~~關於breakdown voltage的問題~~~
時間Thu Mar 1 09:56:20 2007
※ 引述《ONITSUKA (你管別人怎麼想)》之銘言：
: ※ 引述《li0 (喔耶~~~)》之銘言：
: : 請教各位先輩~~~~~~
: : 關於breakdown的問題~~~~
: : 像0.18製程channel length為0.18um的NMOS~~~~
: : drain to source的breakdown voltage大約是多少~~~
: : 從1.8V的device名詞上可以看出什麼端倪嗎~?
: : 如果在drain端放一個電感~~~~
: : swing可以達到兩倍~~~
: : 這又是如何解釋~~~
: : 還有drain to source breakdown 的機製和
: : drain to gate breakdown的機製是相同的嗎~??
: : 在製程資料中好像查不到這個東西~~~
: : 希望有前輩能為我解惑~~
: : 感激不儘~~~~~^^
: 一般而言source drain的耐壓都很大..我之前看switch的paper有寫
: CMOS .35 or .5(?) drain source可以到十幾V以上..Vds一般都不是問題..
: 而gate到其它點的耐壓..則小很多..我問過作ESD的朋友..他說最大可耐壓
: 通常是核心電壓的10%為極限..也就是CMOS .35 3.3V最大約3.63V就已經很危險了..
我自己做vco(壓控震盪器),回來量過2 顆不同的tsmc.35製程晶片,
大概6V以上都沒燒掉過(我2 顆都串疊2層MOS)....電路都有WORK
,我同學燒掉一顆VDD大概是7V....分享一下我實作經驗!
: 若CMOS.18 1.8V則是1.98V左右..
: 在RF電路裡switch最常遇到這種情況..因為了降低loss提高power handling capability
: 經常會使用charg pump 將電壓提高超出核心電壓..甚至到接近兩倍..
: 審慎的檢視各點偏壓情況就變的很重要..有paper甚至會上偏壓後..
: 打P-1db大的信號..放著一周 看是否會爛掉..
: 你或許可以去看看1999年(?)有篇rf switch的paper是JSSC..台灣人寫的..
: 以上是憑以前design時的印象寫的..供您參考..
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.31.134.215