揭秘22nm背後的故事：迎戰15項關鍵技術 45nm工藝利用一年的時間，將自己的卓越表現根值於IT產品市場，而隨著45nm工藝的日趨 成熟，各個芯片廠商卻早已開始瞄向32nm工藝和22nm工藝。在前不久美國舊金山舉行的國 際電子組件會議(IEDM)上，主要的會議切入點集中放在了32nm工藝之上，只有IBM等少數 公司發表了幾篇22納米技術論文。 以下是由Semiconductor Insights分析師Xu Chang、Vu Ho、Ramesh Kuchibhatla與Don Scansen所列出的15大22納米製程節點技術挑戰： 1. 成本與負擔能力 IC生產所需的研發、製程技術、可製造性設計(DFM)等部分的成本不斷提升，而最大的問 題就是邁入22納米節點之後，量產規模是否能達到經濟平衡？ 2. 微縮(Scaling) 製程微縮已經接近極限，所以下一步是否該改變電路(channel)材料？迄今為止，大多數 的研究都是電路以外的題材，也讓這個問題變得純粹。鍺(germanium)是不少人看好的電 路材料，具備能因應所需能隙(bandgap)的大量潛力。 3. 微影技術 新一代的技術包括超紫外光(extreme ultraviolet，EUV)與無光罩電子束微影(maskless electron-beam lithography)等，都還無法量產。不過193納米浸潤式微影技術將在雙圖 案(double patterning)微影的協助下，延伸至22納米製程。 4. 晶體管架構 平面組件(Planar devices)很可能延伸至22納米節點；不過多閘極MOSFET例如英特爾 (Intel)的三閘晶體管(tri-gate transistor)，以及IBM的FinFET，則面臨寄生電容、電 阻等挑戰。 5. 塊狀硅(Bulk silicon)或絕緣上覆硅(SOI) 在22納米製程用塊狀硅還是SOI好？目前還不清楚，也許兩種都可以。 6.高介電常數/金屬閘極 取代性的閘極整合方案，將因較狹窄的閘極長度而面臨挑戰；為縮減等效氧化層厚度 (equivalent oxide thickness，EOT)，將會需要用到氧化鋯(Zirconium oxide)。 7. 應力(Strain)技術 應變記憶技術(stress memorization techniques，SMT)、拉伸應力工具(tensile stress liner)等各種技術目前已經獲得應用，嵌入式Si-C也可能需要用以改善NMOS電流 驅動。嵌入式硅鍺(SiGe)、壓縮應力工具以及電路/基板定位，則需要用以提升PMOS性能 。 8. 夾層電介質(Interlayer dielectric) 超低介電常數(Ultra low-k)電介質或氣隙(air gap)技術，以及新一代的銅阻障技術都是 有必要的。將「K」值近一步由2.6降低到2.2，也是降低偶合電容所必須。還需要多孔碳 摻雜氧化材料(Porous carbon-doped oxide materials)。 9. NMOS與PMOS的超淺接面(ultra shallow junctions) 需要離子植入(ion implantation)以及快速瞬間退火(anneal)等技術。 10. 先進的銅導線劃線工具 為改善銅導線的性能，需要先進的劃線工具(liner)與覆蓋層(capping layer)。 11. 寄生電容與電阻 這會是很大的挑戰，也許會需要升高源/汲極(elevated source/drain)、先進硅化物、金 屬源/汲極，以及鑲嵌式銅觸點(damascene copper contact)。 12. 嵌入式內存 零電容隨機存取內存(Zero capacitor RAM，ZRAM)是一個熱門研究題材，不過還不到量產 階段；傳統的6T SRAM將延伸至22納米製程。 13. 組件電路相互干擾 這也會是個很大的挑戰；相關問題包括親微影(litho-friendly)電路佈局、製程變異 vs. 電路性能，以及可製造性設計(DFM)的考慮。 14. 變異性(Variability) 挑戰包括閘極線邊緣粗糙度(line-edge roughness)、通道雜質控制，以及SRAM的靜電干 擾極限。 15. 標線(reticle)與晶圓校準 這是22納米製程的殺手級缺陷挑戰。除了以上的15大挑戰，22納米製程技術還有其他需要 克服的障礙，包括電子遷移率的提升、短通道效應(Short channel effect)等。 http://www.cioage.com/art/200902/77333.htm --

※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.112.48.60