作者obrightness (Rx)
看板NTUEE116
標題[情報] verilog 時段
時間Tue Oct 8 23:59:18 2013
交換電路與邏輯設計有Verilog lab的教學
因為電腦教室電腦有限，所以要錯開班次，
請大家利用預選系統選擇自己可以的時段(排序)
實驗時段是11/18~11/22, 11/25~11/29 周一到周五每天的18:00~20:30
每個時段最多30人(因為電腦教室電腦不夠多)，地點是電二130電腦教室
預選系統:
http://ntuee.org/course
開放時間為10/11~10/15
請同學記得在指定時間至預選系統選擇時段，謝謝
系學會學術部 資訊部
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.25.97