課名：邏輯設計 科號：EECS101003 老師：劉怡君 課本：Digital Design a systems approach, William J. Dally and R. Curtis Harting, 2012, Cambridge University Press. 課別：(跨院系)積體電路設計學分學程 學分：３ 涼度：★★★★ 甜度：★★★★(?) 建議先修課程：無 課程內容\簡介： 應該就是給外系仔上的邏設 上課方式： 上課完全使用PPT 也基本上是照著PPT排版在走的 而且還是老師先幫學生印好 甚至疫情爆發後也是QQ 此外在每次上課前會複習上次上的東西 如果比較難還會複習到一個小時去 這堂課表定英文授課 但老師基本上是英文講完中文再講一次 完美的雙語效果 疫情爆發後改用youtube錄影授課 緩和後則實體遠端同步進行 給分： 作業 7*2.86%=20% 期中 2* 25% =50% 期末 1* 30% =30% 小考 5* 1% =5% (送的) 考試作業型態： 跟隔壁棚靠清verilog之亂比起來 這裡根本超級新手村 七次作業 五次手寫 兩次verilog verilog都是簡單到炸的那種 然後我七次作業總共被扣不到5分= = 在完全沒解答的狀況下 佛心助教 考試全都手寫 沒考任何verilog相關 但都有點挑戰性 第一次期中範圍好像到Gate-Level Minimization 滿分到110 平均大概78 第二次期中到combinational circuit結束 平均77.8 一堆人九十幾 期末到memory結束 平均43 大爆炸 小考因為遠距的關係 都是老師開google表單當考卷 要在時限內寫完這樣 題目也都不難 釐清觀念而已 老師的喜好、個性： 老師這學期也是為了遠距煞費苦心 好幾次錄影裝置秀斗都是重錄好幾遍 而且都是老師在錄影小孩在後面哭XD 個性不清楚ㄟ 沒啥下課去問他問題 但怡君RE應該是有口皆碑吧 歡迎補充 給加簽嗎? 有給吧 但不知道簽多少 補充: 總成績/班上排名：95.38 成績分布： 沒公布 而且我A+沒參考性QQ 但都多送五分了 應該可以算甜了吧 --

※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 49.216.60.97 (臺灣) ※ 文章網址: https://webptt.com/m.aspx?n=bbs/NTHU_Course/M.1594196978.A.1B0.html 原來如此 感謝補充 ※ 編輯: spitonface (49.216.60.97 臺灣), 07/08/2020 16:41:52