作者candog (怕熱的肥宅)
看板NTHU_Course
標題Fw: [問題] 黃錫瑜跟馬席彬的邏輯設計...
時間Sun Feb 12 23:22:24 2017
※ [本文轉錄自 candog 信箱]
作者:
[email protected] ("FireBolt")
標題: Re: [問題] 黃錫瑜跟馬席彬的邏輯設計...
時間: Sun Jan 29 03:25:54 2017
作者: IamPenny (Penny~*) 站內: nthu.course
標題: Re: [問題] 黃錫瑜跟馬席彬的邏輯設計...
時間: 2010/06/28 Mon 17:31:36
> 想請教一下
> 兩位老師的上課方式如何
> 作業多寡,給分,講課清楚度等等
黃錫瑜教授只能說是個好人
作業不多、考試不難、給分好棒、講課很認真
不過我上的時候是在擁有美好睡眠環境的B01,於是很容易就…
似乎在此之後,系上教授就決定不在B01開課了
(當年的計算機程式設計也在B01,於是又…)
(還有一門電機系各領域簡介課程又在B01,想當然也…)
基本上這門課可以在課堂聽懂60%以上
即使不小心睡著了,回家花比較多時間自己看書也能掌握
但是在課堂上有認真聽可以減少蠻多看書的時間
這是一門非常基礎、不難但卻非常重要的課
> △ moonchung:
謝謝幫忙!可是黃錫瑜英語授課會不會不太好聽懂呢?06/15 23:39olTo
居然還堅持著英語授課?
我以為系上已經放棄這愚蠢的夢想( ̄ー ̄;)
即便當時我們寫的是英語授課,但是教授人很好,他很care學生是否有聽懂
如果沒聽懂,他的中文比例會逐漸變多
所以想要他不要講太多英文,直接跟他反應就可以了
馬席彬教授
這位是電機系95%的人都知道的一個教授
通常一定會修他的邏輯設計實驗 (他開了很多年,擁有「永遠的馬席彬」此稱號)
我個人覺得我在邏輯設計理論課程沒有學的非常透徹
不過修了實驗之後,收穫非常的多
馬老師我個人覺得他是授課蠻有系統的人
講解也挺詳細,可以學到不少Verilog正規的語法 (不正規=用C的方式寫Verilog)
上機會在旁邊走來走去順便問你有沒有問題
不過也有的同學去問問題然後被「這我上課不是講過了?」打回來
--
※ Origin: 楓橋驛站<bbs.cs.nthu.edu.tw>
◆ From: IamPenny @ 114-37-133-12.dynamic.hinet.net
─ n6333373:
席彬的評價差落差很大呢。。。 06/28 22:04FmeF
─ eerriicc:
馬老師....我修他的羅設實驗 結果... 06/28 22:46lzwd
─ ericabab:
後半段.... 06/29 00:35oljn
─ y3k:
"這我上課不是講過了?" QQ 06/29 01:19olte
─ eerriicc:
問問題的 是男生吧..... 06/29 02:42lzwd
─ leeneil:
最後一行應該是 if(sex==m) 的case 06/29 11:27Lqgi
─ icevain:
樓上...XD 06/29 18:12olwk
─ JH:
樓樓上...XDDDDD 06/29 23:07Lqlh
─ eerriicc:
非常中肯 06/29 23:08lzwd
─ andy69151:
恩 07/04 23:32lyop
─ knight30115:
有人問問題,老師回"當年誰教你邏設的?!" 學生 07/06 17:25lzxq
說"阿不就是你嗎...." 老師"........"
─ eerriicc:
樓上不要爆料 後果很可怕的 07/06 20:37lcsx
─ mistyzephyr:
ROGERHAM表示: 09/03 11:34mobw
※ 發信站: 批踢踢實業坊(ptt.cc)
※ 轉錄者: candog (140.114.206.139), 02/12/2017 23:22:24