作者yeahbo (MSA-0011[Bst]PLAN303E)
看板Headphone
標題Re: [建議] 音響文化中的科學素養
時間Sat Jun 16 01:18:28 2012
原本想要稍微討論一下，為何電源線可以造成聽感差異
不過做完這張圖就沒氣力了... 囧>
http://photo.xuite.net/yeahbo/420580/322.jpg/sizes/o/
先放出來讓版友妄文生液...
右邊第一張是超完美原始1kHz
第二張是經過簡陋class A amp.的輸出訊號
第三張是在15V DC供電上外加 120Hz 雜訊之後的輸出訊號
第四張是在15V DC供電上外加 1200Hz 雜訊之後的輸出訊號
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 118.167.190.89
1F：→ maxlovesviva:不太確定,不過你這裡是針對電源線的"隔離"部分說明 06/16 01:20
2F：→ maxlovesviva:但是電源線的調音部分似乎就XD 比方說吸阿鐵克的金 06/16 01:20
3F：→ maxlovesviva:銀合金為何有那樣的效果 這部分應該跟隔離無關了 06/16 01:21
4F：→ yeahbo:電源雜訊及其帶來的互調失真是一點，供電迴路改變造成其供 06/16 01:24
5F：→ yeahbo:電特性的改變也是一點（類似加不太好的隔變或UPS造成動態 06/16 01:25
6F：→ mike0227:我不太懂你跑的模擬跟電源"線"的關係... 06/16 01:25
7F：→ yeahbo:壓縮之類的失真的討論），我是認為電源線會從這兩點帶來 06/16 01:26
8F：→ yeahbo:聲音改變... 06/16 01:26
9F：→ mike0227:但是你加的雜訊是主動的，電源線是被動元件.. 06/16 01:29
10F：→ yeahbo:我們可以想成台電電表以外有一個全頻段的雜訊源，經過不同 06/16 01:30
11F：→ yeahbo:電源線可以流進來的雜訊會有不同頻率分佈... 06/16 01:31
本來是想分成三部分討論
一是 amp. 線路的特性會受到供電迴路的雜訊/波動影響
二是供電回路遇到附載變化時，輸出特性也會有改變
三才是電源線部分，一方面可以影響從外面跑進來的雜訊分佈
另一方面電源線的等效電容電感也可以影響供電迴路的輸出動態特性
不過這只會流於定性的可能性討論
定量的分析根本是 case by case，大概很難有一致的結果吧...
簡單的說，只是想提出一些造成聲音改變的可能性
※ 編輯: yeahbo 來自: 118.167.190.89 (06/16 01:41)
12F：→ yeahbo:我現在是考慮要不要弄一台 on-line UPS，總覺得冷氣一開， 06/16 01:43
13F：→ yeahbo:聲音就變得很呆版... 囧> 06/16 01:44
14F：推 whiteeye718:冷氣一關 皮膚就變得很.. 06/16 01:49
15F：→ jetzake:金銀合金線之所以有用 可能必須限定在"奈米等級的金" 06/16 06:15
16F：→ jetzake:照Siltech的說法 掺純金的目的在"填補晶格隙縫" 06/16 06:16
17F：→ jetzake:考慮到晶格間隙大小 的確是奈米等級的粒子才能"填補"進去 06/16 06:17
18F：→ jetzake:而在這些奈米化粒子中 金又是特性比較穩定的一種 06/16 06:18
19F：推 jetzake:我一般會把性能提升和特性變化應該當作兩回事來看就是 06/16 06:25
20F：→ jetzake:所以如果論的是"特色" 那真的是幾乎各家都"無法模仿" 06/16 06:26
21F：→ jetzake:我一般會把性能提升和特性變化當作兩回事來看 <==修正 = = 06/16 06:26
22F：推 xu3fu6xup6:先推實驗精神 再推 買不起的SILTECH 06/16 07:43
23F：→ yeahbo:但是一般論中，alloy會增加scattering，降低載子mobility 06/16 10:11
24F：推 edcrfvm45:ON LINE UPS很吵，要注意 06/16 10:18
25F：→ sniper0710:只接音響器材的話,可以把風扇換掉.... 06/16 10:34
26F：→ sxing6326:模擬15V DC供電根本沒意義啊 而且你要怎麼證實ac電源線 06/16 11:07
27F：→ sxing6326:對雜訊引入的影響 06/16 11:08
28F：→ sxing6326:阿抱歉 沒看到你的修文 06/16 11:13
29F：→ yeahbo:其實電源雜訊的影響到底多大也是個問題，我搞了一個Vo-Vi 06/16 11:51
30F：→ yeahbo:曲線很不直、gain也很小的amp，輸入1V，輸出才2V，電源雜訊 06/16 11:53
31F：→ yeahbo:我加了0.1V，互調失真出來的1kHz+120Kz那根比1kHz主訊號 06/16 11:55
32F：→ yeahbo:小了快 80dB 啊... 如果再考慮到供電線路的抗雜訊能力... 06/16 11:56
33F：→ yeahbo:所以我說這只是提出一個"可能性"罷了... 囧rz 06/16 11:56
34F：推 phakeQQQ:雖然不影響主題 但這不是class A吧... 06/16 16:33
35F：→ phakeQQQ:而且你這種接法本來就會增加電源對output影響 06/16 16:34
36F：→ phakeQQQ:但主題沒錯啦 電源來的noise是不太好搞沒錯 06/16 16:35
37F：推 phakeQQQ:voltage 不應該只有2V/V 可能是你Biasing沒調好 06/16 16:38
38F：→ phakeQQQ:正常來說你這樣接,signal gain只比電源的noise gain大 06/16 16:38
39F：→ phakeQQQ:8dB左右 06/16 16:38
40F：→ phakeQQQ:主要由130k/20k這兩顆電阻影響 06/16 16:39
41F：→ phakeQQQ:看到了, 你gain低是因為電容太小,相對100k ohm ,100n太小 06/16 16:41
42F：→ yeahbo:其實gain是我特別調過的 XD 主要是故意調drain往外看到的 06/16 16:43
43F：推 phakeQQQ:不然這樣接的電路 gain應該要有個20dB左右 06/16 16:43
44F：→ yeahbo:那兩個100k Ohm 06/16 16:43
45F：→ phakeQQQ:要調Gain也是用feed back ,還能壓低noise 06/16 16:43
46F：→ phakeQQQ:在這個位置,1khz超過cut off frequency,正常不會這樣用 06/16 16:44
47F：→ yeahbo:我連電晶體都是用pspice學生版預設的MbreakN4，沒有特別調 06/16 16:45
48F：→ phakeQQQ:根電晶體選什麼無關 我也沒看你用什麼mos 06/16 16:46
49F：→ phakeQQQ:要用後面的100k ohm調gain是ok ,但要在電容夠大的時候調 06/16 16:46
50F：推 phakeQQQ:不然你不會奇怪為什麼gain的曲線這麼醜嗎@@ 06/16 16:48
51F：→ phakeQQQ:啊 不好意思 我看錯XDDDDD剛剛當我沒講 sry @@ 06/16 16:49
52F：→ phakeQQQ:超過沒錯, 不過gain曲線是這樣也是這原因沒錯 06/16 16:50
53F：→ phakeQQQ:但這個值沒問題就是 06/16 16:50
54F：推 phakeQQQ:太小的是左邊那顆 不是右邊的 06/16 16:52
55F：推 phakeQQQ:如果在這個地方gain能只有2 那就是bias的位置問題了 06/16 16:54
56F：→ yeahbo:gain會差主要是因為drain到Vcc那顆電阻我故意挑了一個大R 06/16 17:02
57F：推 phakeQQQ:在sat region挑大反而gain會增,你這顆大到讓他飛去triode 06/16 17:04
58F：→ yeahbo:導致Vo-Vi的曲線變比較不陡峭，130k/20k則是為了讓gate偏壓 06/16 17:04
59F：→ yeahbo:在線性區中間，電容稍微調整讓頻率響應在300Hz以下才開始 06/16 17:05
60F：→ yeahbo:滾降... 06/16 17:06
61F：推 phakeQQQ:你確定這個有在saturation region ? 06/16 17:07
62F：→ yeahbo:也算是為了讓非線性特性明顯一點，才搞成這樣的啦... 06/16 17:07
63F：→ phakeQQQ:Rd越大gain越低 那應該是在triode吧 06/16 17:08
64F：→ yeahbo:另外，這應該還是算class A啊... 輸出訊號沒有被切到啊 06/16 17:08
65F：→ phakeQQQ:class A是我沒記好定義 醜三 = = 06/16 17:09
66F：→ phakeQQQ:這個電路電源雜訊的影響也已經固定了,gate的bias circuit 06/16 17:10
67F：→ phakeQQQ:造成電源來的雜訊, 兩個gain 就差8dB左右 無解~ 06/16 17:11
68F：→ yeahbo:沒關係啦~ 嚇我一跳 不過正式搞成amp的設計，或許得到 06/16 17:11
69F：→ yeahbo:的結果會更值得討論... 06/16 17:12
70F：→ phakeQQQ:你這個沒操作在saturation region,做amp幾乎不會這樣用的 06/16 17:12
71F：→ phakeQQQ:重點是這樣啦 06/16 17:12
72F：→ phakeQQQ:你想把gain調到2 應該是降低 Drain端的R ,而非增加 06/16 17:13
73F：→ yeahbo:但是這電路架構必定須要gate的偏壓線路啊... 06/16 17:14
74F：→ phakeQQQ:降低Rd ,把20k ohm拉高 130k ohm壓低 06/16 17:14
75F：→ yeahbo:也是可以另外設定gate偏壓方式，讓電源雜訊只出現在drain端 06/16 17:14
76F：→ phakeQQQ:不然乾脆直接拿20~50k左右的跨接Drain跟Gate 06/16 17:14
77F：→ phakeQQQ:要只出現在Drain端要讓左邊用Current bias,但是ref不穩一 06/16 17:16
78F：→ yeahbo:不過feedback迴路在音響討論上又是另一番論戰了... 06/16 17:16
79F：→ phakeQQQ:樣死 06/16 17:16
80F：→ yeahbo:主要就是想要表示 Vcc 並不理想，而這個不理想會影響輸出 06/16 17:17
81F：→ phakeQQQ:不過圖內這種Bias的確能放大電源雜訊造成的影響 以演示 06/16 17:17
82F：→ phakeQQQ:來說是沒錯的 06/16 17:17
83F：→ phakeQQQ:把Gate bais在更高的電壓會更明顯XD 06/16 17:18
84F：→ yeahbo:這個設定下還把gate bias調高，應該可以看到很精彩的失真XD 06/16 17:20
85F：推 phakeQQQ:gate調高, Rd那邊電阻也要調低啊 06/16 17:21
86F：→ phakeQQQ:目前這個已經是Vg過高,Vd過低,Rd太大, 所以沒在線性區 06/16 17:22
87F：→ yeahbo:Rd換成幾kOhm，輸入電壓大概只能幾個mV，不然就會clipping 06/16 17:23
88F：推 phakeQQQ:應該是不至於,我只想先確認一點 你這個有在saturation? 06/16 17:25
89F：→ yeahbo:稍微再試一下... 我覺得已經在saturation了耶... Rd減小， 06/16 18:36
90F：→ yeahbo:gain也減小... 看起來是這顆model有點詭異？ 囧> 06/16 18:37
91F：→ yeahbo:他的turn on很不甘脆 XD 06/16 18:39
92F：推 phakeQQQ:sat跟tri本來就不是那麼絕對,總之有在就好 那才有參考價 06/16 18:50
93F：→ yeahbo:唉唉... 對電子電路我只是略有所聞的程度罷了... 不然就直 06/16 18:55
94F：→ yeahbo:接用 HSpice 載入實際元件參數來算了... 囧> 06/16 18:56