作者fairwarning (一輪明月與藍夜!!)
看板Grad-ProbAsk
標題[理工] [電子]-FET差動對
時間Mon Sep 14 15:06:46 2009
[電路圖]
http://www.wretch.cc/album/show.php?i=fairwarning&b=4&f=1893012288&p=0
[題目]
考慮本圖之FET差動對,討論Vi導致的各種輸出Vo1,Vo2,Vo3的關係
(FET的K=2 mA/V^2 Vt=1伏)
[解答]
（1）Vi <= -1 Q1截止，Q2飽和
（2）-1 <= Vi <= 1 Q1飽和，Q2飽和
（3）1 <= Vi <= 3 Q1飽和，Q2截止
（4）Vi >= 3 Q1歐姆，Q2截止
請問這4種CASE的FET狀態是怎麼判斷的呢？
老師上課是常用2種方法
分別是二極體判斷法
與
VGS >= Vt ，VGD < = Vt （飽和）
VGS >= Vt ，VGD > = Vt （歐姆）
VGS <= Vt ，VGD < = Vt （截止）
但因為此題我不會判斷Source值是多少..
導致不會判別組態
我覺得是我的觀念還不夠清楚才會解不出
還煩請大家幫忙解題
在此先謝謝大家的幫忙
謝謝!
--
吉他演奏曲
http://blog.xuite.net/iloveguitar/music?st=c&re=list&p=1&w=641095
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.127.150.125
1F：推 ZALYBAR:首先你要先判斷當兩端電壓差距多大時會發生全電流切換 09/15 00:03
2F：→ ZALYBAR:公式:vd(sw)=(IQ/K)^(1/2) 代入數據可知當相差1V時會發生 09/15 00:05
3F：→ ZALYBAR:這樣前三種情況就可判斷出來 最後一種情況則是因為VGD>Vt 09/15 00:07
4F：→ fairwarning:我試試看..謝謝喔! 09/15 10:21