作者joker714 (大香蕉真的超級無敵大)
看板Electronics
標題[問題] Differential ring VCO design
時間Mon Jan 6 21:50:11 2025
請教各位類比電路設計大神，我在設計五級的 Maneatis VCO（如圖一） ，在某些 Vctrl
下會遇到 VCO 輸出壞掉的問題（如下波形圖），有 ac模擬（方式如圖三）確認頻寬、
增益都夠，因此想請教這是什麼問題，或是應該有什麼需要注意或檢查的，謝謝
https://i.imgur.com/roox80k.jpeg
https://i.imgur.com/EH9aFLA.jpeg
https://i.imgur.com/XynTa3r.jpeg
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 223.139.146.175 (臺灣)
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1736171413.A.DB4.html
1F：推 ptt183club: 檢查一下boost bias給dcell的偏壓有無劇烈晃動，若有 01/07 00:34
2F：→ ptt183club: 就各加一個vgs小電容。 01/07 00:34
3F：→ joker714: 謝謝p 大的回覆 01/07 12:47
4F：→ joker714: Vbn有在震盪，OP 所有節點的電壓也是。 01/07 12:47
5F：→ joker714: 請問您是說在這邊加上紅色電容嗎？但是我加上 100f 的電 01/07 12:47
6F：→ joker714: 容後還是沒有改善 01/07 12:47
8F：→ joker714: /njIW4GD.jpeg 01/07 12:47
10F：推 ptt183club: 那就容值再加大，上面pmos vgs也要加。vgs晃動代表id 01/07 13:25
11F：→ ptt183club: 電流劇烈變化，dcell delay time也一直變化。 01/07 13:25
12F：→ joker714: 謝謝p大，我在 VCO current source gate 掛上大電容後 01/07 20:39
13F：→ joker714: 有穩住，但是很傷 gain跟 頻寬，另外在 symmetric load 01/07 20:39
14F：→ joker714: 掛上電容（1f , 1p)反而發現會讓電路不穩定 https://i. 01/07 20:39
19F：推 ptt183club: 先確定vgs穩定後，v2f是否已經呈現線性上升並解決之前 01/07 22:49
20F：→ ptt183club: 頻率不穩問題。至於增益與頻寬下降則要考量此時vco應 01/07 22:49
21F：→ ptt183club: 用在PLL是否符合需求。如鎖定速度或是頻率精準度等。 01/07 22:49
22F：→ joker714: 謝謝p大 01/08 13:29
23F：→ joker714: 不過還是對我模擬的方式有疑問，為什麼我測 ac 模擬的 01/08 13:29
24F：→ joker714: 方式檢查不出來這個狀況，因為看起來是 PM不夠，這樣理 01/08 13:29
25F：→ joker714: 論上來說應該跑ac就看得到了 01/08 13:29
26F：→ joker714: 另外 p大提到掛電容在 CS gate的方式雖然可以穩定但是會 01/08 13:29
27F：→ joker714: 傷到頻寬，感覺能不掛最好 01/08 13:29
28F：→ jkamberson: vgs會動不一定代表穩定度有問題吧 01/10 17:30
29F：→ jkamberson: 訊號的kickback也會影響到vgs 01/10 17:32
30F：→ samm3320: Kickback到bias ac看不出來的吧 01/12 23:28
31F：推 Archer55b6: .AC 測不出的原因可能是你跑diff mode而測不到對comm 01/13 09:53
32F：→ Archer55b6: on nodes的影響，或展開的時間點不對 01/13 09:53
33F：→ joker714: 謝謝大家回覆，已經找到原因了 01/14 00:34
34F：→ joker714: 我搞錯回授點 01/14 00:34
35F：推 zzxcaa1: 這種電路看op self bias 頻寬穩定度夠了就調delay cell 02/01 15:35