https://d1.amobbs.com/bbs_upload782111/files_17/ourdev_464768.pdf 這是我前面提到的Understanding Delta-Sigma Data Converters的2005年版(綠皮書)的掃描檔 裡面從理論模型到實際電路架構以及為甚麼要這樣設計、switch size selection都解釋了 給你參考(要再更精簡的話，你得先提出你還想知道甚麼) http://fa.ee.sut.ac.ir/Downloads/AcademicStaff/16/Courses/87/Shanthi_Pavan,_Richard_Schreier.pdf 這個是剛剛找到的2017年版(兩個版本有差異，2017更偏理論) ※ 引述《darksoul8507 (soul)》之銘言： : 各位前輩大家好, : 小弟最近開始study ADC的內容, : 在Tony Chan Carusone的著作「Analog integrated circuit design」中的超取樣adc單 : 元中看到三角積分adc的介紹， : 其中我對於其電路實現方式不太理解... : https://i.imgur.com/LBS5nIl.jpg : 我知道那個比較器是當作一位元adc的量化結果， : 而左下角的兩個開關與電容應該是當作要回授的一位元dac， : 剩下的四個開關、兩個電容以及放大器是當作一階積分器的部分， : 以下是我的疑問 : 1. : 想請問為何右邊的比較器是跟「地」做比較呢？ : 我以為一位元ADC應該是與0.5Vref做比較... : 2. : 左下角的DAC為何是0.5Vref跟「地」做切換呢？ : 我以為應該是Vref才是dac的1，「地」是DAC的0... : 3. : 我覺得左下角的電容應該是要讓Vin可以跟回授訊號（DAC的輸出）做相減的動作， : 但是不了解這邊的電路原理... : 4.右邊比較器上面寫的「Latch on phi2 falling」， : 想確定一下這句話的意思應該是在phi的下降緣將值存住的意思嗎？ : 不好意思， : 這些問題可能有些太基礎了， : 手機排版請見諒， : 再拜託版上的前輩們解惑了！ : 或是有建議的資料可以幫助理解也請推薦給小弟， : 謝謝大家 --

※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 218.32.247.8 (臺灣) ※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1660533710.A.DF3.html ※ 編輯: deathcustom (218.32.247.8 臺灣), 08/15/2022 11:28:45