作者andyping (19930905)
看板Electronics
標題[問題] 5 pin pmos ?
時間Thu Feb 4 21:51:01 2021
目前在試新製程的layout
昨天突然遇到spice寫法pmos5pin
真的有這個東西嗎？
xmp0 d g s b sub model w=? L=?
一般常理而言應該是4pin吧
想請教有遇過的前輩?
因為他的layout diff就分兩個layer pdiff ndiff 之類的
有些製程考量的原因導致要分開嗎？
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 36.228.56.74 (臺灣)
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1612446663.A.2A2.html
※ 編輯: andyping (36.228.56.74 臺灣), 02/04/2021 21:55:20
1F：→ andyping: drain gate source body是基本的 p body接body vdd 02/04 22:37
2F：→ andyping: nbody接gnd 但他告訴我最後sub接gnd的用意是指? 02/04 22:37
3F：推 jfsu: x開頭是subckt，這顆MOS裏頭可能有其他寄生元件 ex: diode 02/04 22:42
4F：→ andyping: 感覺不是啊 我spi有宣告.subckt model name d g s b s 02/04 22:52
5F：→ andyping: ub跟寄生元件感覺無關 而且他diff分兩個我最近看到有點 02/04 22:52
6F：→ andyping: 傻眼 正常layout active region只會一層layer表示 然 02/04 22:52
7F：→ andyping: 而跑lvs如果用正常pmos寫法他會missing instance 02/04 22:52
8F：→ andyping: 更正 我是拿他製程的cdl呼叫進去的 02/04 22:53
※ andyping:轉錄至看板 Tech_Job 02/04 23:06
9F：推 mmonkeyboyy: power mos? 02/05 00:19
10F：→ smallbeach: 1.第五點sub為psub的意思，也就是説layout上除了NW-ri 02/05 00:51
11F：→ smallbeach: ng，元件最外面要再加一圈psub-ring。 02/05 00:52
12F：→ smallbeach: 2.用途是作為Guard ring。 02/05 00:52
13F：→ smallbeach: 3.省面積的畫法可以試著將一群同NW電位的PMOS圍上n-ri 02/05 00:52
14F：→ smallbeach: ng後再圍上psub-ring。 02/05 00:52
15F：→ smallbeach: 4.用ndiff pdiff 區分n/pMOS的話，那有n/pIMP嗎？如果 02/05 00:52
16F：→ smallbeach: 沒有可能是省光罩，原本要用diff/nimp/pimp三層區分現 02/05 00:52
17F：→ smallbeach: 在只要兩層。 02/05 00:52
18F：推 mmonkeyboyy: 我猜是asym P啦 多一個內body啊 02/05 01:07
19F：→ mmonkeyboyy: 混搭類的製程不算少見 @_@~ 02/05 01:08
20F：→ andyping: 他有分pimp nimp 但後來有問 大概BCD製程 以及混合型 02/05 05:46
21F：→ andyping: 可能有特殊用途吧 02/05 05:46
22F：推 mmonkeyboyy: 就是asym P啦 大電流電壓用的 power/RF 常見 02/05 06:23