作者hipya ()
看板Electronics
標題[問題] LDO基本原理
時間Thu Aug 8 13:02:09 2019
大家好 小弟工作上有接觸到LDO 上網查了一下資料 還是不太懂LDO的運作原理
是如何辦到穩壓的 所以來這邊請教各位先進
線性穩壓器的用途是為了在負載電流和電壓改變的時候 透過feedback的方式
去穩定輸出電壓 如果用NMOS driver來舉例好了
如果負載電流增加 代表負載電阻降低 伴隨著負載電壓也跟著降低
此時透過error amplifier將NMOS G gate電壓增加來改變RDS(on)的值 讓負載端的電壓
重新回到穩態
我的問題是 如果以邏輯來說 當Vout下降時 就算VG不增加電壓 此時通道的電流還是會
增加 因為VGS=VG-Vout RDS還是會改變 那為什麼有辦法去控制Vout能回到原來的值呢
簡單來說 就算透過error amplifier去放大VG 增加Id 但VS端的電壓還是無法控制啊
況且在一開始Vout=VS就已經下降的時候 此時VGS增加 本來Id就會增加
麻煩各位解惑 因為這部分的邏輯我還是想不通 到底要怎麼去控制Vout的電壓
先謝謝各位了
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 60.251.61.121 (臺灣)
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1565240534.A.D40.html
1F：→ samm3320: 你vout下降loop就不在穩態了，因為這時vfb會小於vref， 08/08 13:16
2F：→ samm3320: 這時候EA會抬高gate電壓讓Vout回到原本電壓讓vref跟vfb 08/08 13:16
3F：→ samm3320: 相同才會穩定。 08/08 13:16
4F：→ hipya: 請問為什麼提高Vg會同時提高Vout呢？ 08/08 15:08
5F：→ samm3320: 電流決定vgs，vout就是vs，因為電流增加vgs增加導致vs下 08/08 15:16
6F：→ samm3320: 降，要把vs拉回來又要保持新的vgs提供大電流，就得把vg 08/08 15:16
7F：→ samm3320: 提高 08/08 15:16
8F：→ hipya: 應該說把Vg提高的時候 同時Id又更大了 Vout應該是一個被動 08/08 16:17
9F：→ hipya: 角色 08/08 16:17
10F：→ hipya: 另外一個問題是 LDO開機是如何讓Vout直接鎖定在一個值的 08/08 16:31
11F：→ hipya: 後面再去做穩壓 08/08 16:31
12F：→ samm3320: 中間動態的過程你要去解transient才看得到，跟你補償有 08/08 16:55
13F：→ samm3320: 關。純粹電流增加從dc的角度看就行了，狀態1是小電流， 08/08 16:55
14F：→ samm3320: 狀態2是大電流，兩個狀態在穩態時vref一定會等於vfb，vo 08/08 16:55
15F：→ samm3320: ut會不變，那麼vg必然是會提高的。 08/08 16:55
16F：→ samm3320: 假設你的vref是1.3V你希望vout鎖在2.6V那就是用1:1的div 08/08 17:10
17F：→ samm3320: ider產生0.5vout當vfb，你的負回授跟補償都正確的話，Lo 08/08 17:10
18F：→ samm3320: op gain夠大vfb就會鎖在vref，那麼不管你iload怎麼變vou 08/08 17:10
19F：→ samm3320: t都會鎖在2.6V 08/08 17:10
20F：→ samm3320: 回授控制的優點就是你不用去關心每個點電壓怎麼給，只要 08/08 17:21
21F：→ samm3320: loop gain夠高loop會自己幫你算出來。 08/08 17:21
22F：→ wxyz666: 電流鏡為啥要控制VS，你的v=i*Rload，只要控制i就好 08/08 17:24
23F：推 jeffic0730: mos在linear區？ 08/10 19:32
24F：→ zxc44560: 操作在Saturation或是Linear都行 08/10 21:31
25F：→ smartbit: 你的概念已經偏差掉了，如果找資料你還是想不出來的話， 08/11 09:21
26F：→ smartbit: 去問問人吧 08/11 09:21
27F：→ smartbit: 還有如果小訊號那部分概念不強的話，把電子學再拿回來 08/11 09:22
28F：→ smartbit: 學一學 08/11 09:22
29F：→ smartbit: LDO 和基本電子學的opamp 本質是一樣的 08/11 09:22
30F：→ smartbit: Also driving mos should better be sat region 08/11 09:23
31F：→ smartbit: Linear region driving mos 有滿多的問題，例如psrr 08/11 09:24
32F：推 kk123: 畫個 VDS-ID 對應不同 VGS 電壓就知道了 08/12 09:55