作者wta470 (koxn)
看板Electronics
標題[問題] verilog中兩個記憶體的位置資訊參照
時間Thu Jan 17 01:21:03 2019
各位先進好
最近寫verilog到一個問題想了很久一直解不出來
現在有兩個Memory bank
我要搜尋第二個bank裡面的所有數值
並且分成9種case
搜尋第二個bank中其中一個位置的資料讀出來後判別是哪種case並且要把第一個bank中相
同位置的值讀取出來並另外儲存起來作為後面矩陣運算用途
所以最後總共會有9個矩陣
另外因為bank非常多也沒辦法硬寫
約有500000個 8bit
最後每種case大概都要輸出5萬多個值
請問有沒有人願意給些意見提點一下
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 27.246.36.78
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1547659265.A.2B0.html
1F：推 mmonkeyboyy: 做 ml的吼 XD 01/17 04:31
2F：推 mmonkeyboyy: 用模塊FOR LOOP 這應該是解法 01/18 01:36
3F：→ wta470: 感謝m大 我目前也是用for來寫 只是想問看看有沒有更好的 01/18 14:51
4F：→ wta470: 解法 01/18 14:51
5F：推 hsucheng: 用counter當記憶體位置? 是這個意思嗎? 01/19 00:09
6F：推 bookstar07: 把兩個bank輸出接一個分類器 01/19 20:28
7F：→ bookstar07: 資料寬度以bank寬度來定 01/19 20:28
8F：→ bookstar07: 用counter跑addr累加 01/19 20:28
9F：→ bookstar07: 這樣比用for省超多面積吧……… 01/19 20:28
10F：→ bookstar07: 不然後面運算如果是軟體 01/19 20:30
11F：→ bookstar07: 就直接寫tb吐mem資料 01/19 20:31
12F：→ bookstar07: 用軟體分類就好 01/19 20:31
13F：推 mmonkeyboyy: 我猜他就是想面積換速度啊.... 01/20 00:52
14F：推 hsucheng: ram用dual port好像能2讀，但不知道樓主的memory用甚麼 01/20 01:12
15F：→ bookstar07: m大 可是一般mem的輸出頻寬也有限啊XD 沒必要用到for 01/20 02:49
16F：推 mmonkeyboyy: 這就要看他的東西是什麼了 我不久之前才做一個類似 01/20 02:55
17F：→ mmonkeyboyy: 的 就是要把memory 用到不行來加速 01/20 02:56
18F：→ mmonkeyboyy: 不過這真的是很值得討論 要看設計架構了 01/20 02:56
19F：→ mmonkeyboyy: 你可以multiple way & overlap來解決頻寬 01/20 02:57
20F：→ mmonkeyboyy: 其實這是個厚問 不過總比一堆學生瞎問好多了 01/20 02:57
21F：推 bookstar07: 就算存取overlap其實不影響後面分類電路的大小吧? 01/20 03:19
22F：→ bookstar07: 畢竟如果考慮到mem delay之類的 需要cycle數 01/20 03:20
23F：→ bookstar07: 會遠遠大於純組合邏輯的分類電路 01/20 03:21
24F：→ bookstar07: 不過真的還是要看前後設計需求 才能取捨啦 01/20 03:22
25F：推 mmonkeyboyy: 主要是它要分9類 9個矩陣 一般來說 這樣設計 會傾向 01/20 05:24
26F：→ mmonkeyboyy: 於memory存取為導向的設計 那自然會有很多distrbuted 01/20 05:25
27F：→ mmonkeyboyy: memory ASIC來說 就是看願不願意花錢 01/20 05:25
28F：→ mmonkeyboyy: FPGA來說就是看BRAM利用率多高 01/20 05:26
29F：→ mmonkeyboyy: 分類都是小事bandwidth是大事 還有conjestion 01/20 05:26
30F：→ mmonkeyboyy: 我之前案子就是用FPGA ASIC都做上了 蠻多細部設計 01/20 05:27
31F：→ mmonkeyboyy: 要調整 你說的沒錯 這cost差非常多 01/20 05:28
32F：→ mmonkeyboyy: 所以其實要搭的是burst mode memory 01/20 05:28
33F：→ mmonkeyboyy: 一般這樣電路 除非有嚴重面積上的要求(笑) 要不然 01/20 05:29
34F：→ mmonkeyboyy: 會走memory為主體的設計先 來達到PP ratio先 01/20 05:30
35F：→ wta470: 感謝各位學長給的意見 其實我還只是個小研究生 還沒想到 01/21 23:21
36F：→ wta470: 那麼遠 現在只求把功能寫出來正確就可以了 01/21 23:21