作者sweep96540 (Demon御玄)
看板Electronics
標題[請益] vivado Verilog primitive的問題
時間Thu Jul 5 20:11:04 2018
http://i.imgur.com/UbwH18Y.jpg
大家好 最近在自學Verilog
目前遇到一個問題就是在編譯的時候一直會出現 primitive not supported
不知是我哪裡打錯了 可是上網複製其他程式碼還是不行編譯
請問各位高手的意見
另外圖拍得不好不好意思
-----
Sent from JPTT on my Xiaomi Redmi 5.
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 49.158.185.68
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1530792667.A.D45.html
1F：推 hsucheng: 這coding style很酷 07/05 21:10
2F：→ hsucheng: 另外 primitive是不能合成的 07/05 21:18
3F：→ sweep96540: h大知道是什麼問題嗎？ coding到時候我在參考大家怎麼 07/05 21:19
4F：→ sweep96540: 排版的 07/05 21:19
5F：→ sweep96540: 我了解意思了感謝 07/05 23:08