作者eamansf96xs (草爺)
看板Electronics
標題[問題] verilog tb
時間Thu Jun 21 17:24:45 2018
想問個問題 一般我們tb 是在寫的時候 是正緣給值還是負緣給值
不知道哪個才正確（假設我的電路正緣動作）
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 101.9.224.175
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1529573087.A.363.html
1F：推 escorpion: 我會提早正緣一點給值，不過如果是rtl simulation的話06/21 18:25
2F：→ escorpion: 沒差，反正就算剛好在正緣那刻給值也會讀進去06/21 18:26
3F：→ eamansf96xs: 如果有含delay呢？06/21 18:49
4F：→ eamansf96xs: rtl如果剛好正緣給值 第一級的ff會在下次正緣才是你06/21 18:51
5F：→ eamansf96xs: 前一次的值哦06/21 18:51
6F：→ eamansf96xs: 所以他不會直接正緣讀進去哦 在rtl情況下06/21 18:54
7F：→ eamansf96xs: 但是在place & route的時候會直接讀進去06/21 18:55
8F：→ eamansf96xs: 所以我現在就卡在 到底我要正緣給值還負緣給值06/21 18:55
9F：→ r901042004: 負緣給值最快06/21 20:30
10F：→ r901042004: 不過要注意sdc的input delay設定06/21 20:30
11F：→ eamansf96xs: 所以都是負緣給值 我這樣說對嗎？06/21 20:39
12F：→ eamansf96xs: 正常電路 正緣給值 負緣給值 都會對嗎？06/21 20:48
13F：推 r901042004: 應該這樣說，在testbench給值用<=比較不會出錯，尤其06/21 22:17
14F：→ r901042004:06/21 22:17
15F：→ r901042004: 是input要直接丟進去block給FF存起來時，你會發現FF06/21 22:17
16F：→ r901042004:06/21 22:17
17F：→ r901042004: 長得跟組合電路一樣，以上講的是正緣的時候06/21 22:17
18F：→ eamansf96xs: 自從用了負緣給值我就很少用#了06/21 23:21
19F：→ eamansf96xs: 怎樣才算是好的tb呀...06/21 23:21
提供意見即可 感謝
非相關回答私密就好
※ 編輯: eamansf96xs (101.9.224.175), 06/22/2018 08:41:21
※ 編輯: eamansf96xs (101.9.224.175), 06/22/2018 11:47:18
20F：→ eamansf96xs: 感謝m大意見 06/22 11:49