作者sam005 (豬油)
看板Electronics
標題[問題] CDL OUT問題
時間Mon May 7 10:16:50 2018
小弟在做CDL OUT時發現電阻只會產生總值
請問該如何設定才能有W,L值出來?
有試過選項check Resistors: value/size/none
轉出來的netlist都一樣是總值
就像 RR6 GND GND 7.775K m=1 $.MODEL=PR
感謝大家
--
就算是friend最後還是會end
就算是believe中間還是藏lie
就算是lover最終還是會over
就算是fuck起初也要有fu
就算是forget至少曾經有get
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 60.248.111.135
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1525659413.A.F84.html
1F：→ mmonkeyboyy: 那家的CDL? 05/07 20:37
2F：推 mmonkeyboyy: -hier 看看 05/07 20:42
3F：推 jfsu: 碰過...找CAD吧 05/08 00:12
4F：→ sam005: 是virtuoso的CDL 05/09 09:08
5F：推 smartbit: 先看你用電阻cell 有沒有定義WL 05/09 19:08
6F：推 smartbit: 或者要修改cell CDL output format 05/09 19:10
7F：→ mmonkeyboyy: 我沒記錯就是 -hier打下去就會看到有沒有下面的東西 05/10 23:12
8F：→ mmonkeyboyy: 如果是 好 點的公司製程90~28應該都有的 05/10 23:13
9F：→ sam005: 後來改變CDF設定就能取出WL 感謝大家 05/14 14:52
10F：推 mmonkeyboyy: 是不是要引入一堆subckt? 05/14 22:12
11F：→ sam005: 對, 因為變成由XR來呼叫, 所以需要source.added 05/15 20:23
12F：→ mmonkeyboyy: 哈 好那我沒想錯方向 感謝你還會上來說明解法 05/15 21:50