作者gecer (gecer)
看板Electronics
標題[問題] IC 設計流程問題
時間Thu Jan 18 22:24:51 2018
數位電路通常由verilog 產生電路 但是verilog只有邏輯的部分 請問power rail 在晶
片設計流程中是由哪個步驟/方法實現?
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 111.255.243.88
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1516285493.A.C48.html
1F：推 mmonkeyboyy: P&R 01/19 00:18
2F：→ mmonkeyboyy: 這也是要交作業了嗎 Q_Q 01/19 00:19
3F：推 ptta: 這上新思網站查一下就有了吧？ 01/19 01:18
4F：推 a5719572: 同意樓上 上面的資訊看一下 會有你知道的資訊 01/19 14:07
5F：推 bbuc: 正常來說 不會知道去新思網站找吧 03/16 02:06