作者gecer (gecer)
看板Electronics
標題[問題] sigma delta z transform 問題
時間Mon Dec 25 22:50:36 2017
http://www.numerix-dsp.com/appsnotes/APR8-sigma-delta.pdf
上面連結中的圖6-3(34頁)推導出 integration + quantization error 回授後實現
noise shaping 但是到圖6-6(38頁) 除了integration 外 還有一個 z^(-1) 請問為什
麼 1 bit DAC 會是 z^(-1)?
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 122.121.28.185
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1514213440.A.B88.html
1F：推 was336789: 我也是疑惑為何有個one clock cycle delay?是因為比較 12/26 03:43
2F：→ was336789: 器的延遲跟DAC的切換時間造成的嗎？ 12/26 03:43
3F：推 shengyeh: 數位積分器的Z transform看清楚 應該不難懂吧 12/26 16:53
4F：推 shengyeh: 一般有兩種形式表示啊 12/26 16:57
5F：→ blacktea5: 為什麼stf是s-domain ntf是z-domain知道的話就通了 12/26 19:05
6F：推 baoerking: 樓上，STF和NTF都可以用S或Z domain表示不是嗎？ 12/27 09:05
7F：推 deathcustom: 原PO的問題其實從積分器輸出->S/H ADC->迴授端S/H 12/27 09:54
8F：→ deathcustom: 就可以知道，必然會有1 clk cycle delay 12/27 09:54
9F：→ blacktea5: Ntf的z^-1是因為經過qtz的ck 12/27 12:49