作者hsucheng (Marshall)
看板Electronics
標題[問題] DesignCompiler中的incre與boundary?
時間Sun Jul 16 00:45:36 2017
各位好:
最近在Design Compiler遇到一個問題
1. 請問Compile指令下的 incremental mapping，是甚麼意思呢?
我筆記是寫: 只做gate最佳化而不做logic最佳化
可以幫我舉個例子嗎?
2. boundary optimization的差異是?
我需要一個delay line，兩顆反向器串接，但會被優化掉成一條線(或buffer)
如何讓這兩顆不會被優化掉?
這是跟boundary optimization有關的嗎?
謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.172.248.191
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1500137138.A.3D4.html
※ 編輯: hsucheng (1.172.248.191), 07/16/2017 00:48:52
1F：→ hsnuyi: 2. 不是 這是進行cross module opt用的 你需要下don't tou 07/16 01:25
2F：→ hsnuyi: ch 07/16 01:25
3F：→ hsnuyi: 再者 你確定這是你要的? 走線delay也要考慮吧? inv的delay 07/16 01:42
4F：→ hsnuyi: 你可以確保? 07/16 01:42
瞭解了，我現在做的有點類似邊緣觸發，需要產生兩根腳之間的延遲
5F：→ mmonkeyboyy: 1 針對現有的羅輯去做優化(不再更動邏輯) 07/16 02:48
6F：→ mmonkeyboyy: 像是你有個訊號太慢 從一個inv來 它會幫你換一個inv 07/16 02:49
7F：→ mmonkeyboyy: 而不是幫你把這個inv跟其他邏輯閘合併簡化邏輯來得到 07/16 02:50
8F：→ mmonkeyboyy: 加速 2. 就如一樓所說 主要是清理模塊之間不需要 07/16 02:51
9F：→ mmonkeyboyy: 的buffera 你要的功能就是dont touch 07/16 02:52
10F：→ mmonkeyboyy: 跑完用sta再看一眼就好 07/16 02:52
我針對那個delayline下了dont touch，的確所有gate都有保留了
再測試一下timing符不符合，感謝!!
※ 編輯: hsucheng (1.172.248.191), 07/16/2017 10:07:02