作者glgg (...)
看板Electronics
標題[問題] 分數PLL sdm 參考頻率問題
時間Wed Mar 22 18:24:08 2017
大家好，有個問題請教，如圖所示，分數PLL產生亂數的DSM block的參考頻率，
需要用divider除回來的clk還是用pfd ref的？
有想如果用pfd ref，那麼sdm出來的除數data永遠跟ref clk對其，這樣就無法
產生小數的效果，但我實際模擬下來似乎兩種都可以，
還有DSM的方塊似乎只能基於穩定的參考頻率去合成,用Fdiv去給感覺會有問題
，若是在DSM最後的輸出用Fdiv去敲，因為Fdiv不是穩定的，應該也有可能會敲不到正確
的data!?請大家幫忙解惑，謝謝
http://i.imgur.com/G3Muyca.jpg
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 60.250.202.251
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1490178250.A.AA4.html