作者HAKUNA2362 (小宅)
看板Electronics
標題[討論] 給一個 8ns delay的方式選擇
時間Sat Jan 28 20:10:25 2017
想要在數位電路部分的地方加上delay 值約8ns左右
由於是自己layout，這部分比較擔心一些
如果用邏輯閘給
大概需要上百個Buffer 或 AND Gate = =
不過這些本身是數位layout產生的block就是了
另外就是用RC delay的方式給
不知道哪種方式比較好？
或是有推薦別種方式？
希望8ns不要太浮動...
謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.112.19.247
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1485605427.A.473.html
1F：推 HiJimmy: 快一點的MCU? 01/28 21:06
2F：推 hsucheng: 用counter算clk吧 01/29 00:21
目前有想用兩個方式 一個就用gate delay串一百級
但是晶片送出前會加上switch跟留pin，到時候有問題
就外接FPGA給delay XD
用FPGA裡面的counter來算
3F：推 Leadgen: 你有多少頻率的Clock可以用? 01/29 00:22
800MHz!
4F：推 corydoras09: 用flipflop可以嗎？ 01/29 01:18
5F：推 ViewMoon: RC 非常浮動 01/29 09:31
好的q.q
6F：→ furio: 要安定的話用delay line,2米左右的同軸線 01/29 11:00
7F：推 shengyeh: 用background calibration就好了 多留幾個bit做調整 01/29 17:20
※ 編輯: HAKUNA2362 (140.112.19.247), 01/29/2017 21:37:04
8F：→ furio: 800MHz delay 8ns,就直接用shift register就好了 01/29 21:51
9F：→ furio: 依delay的信號頻寬決定,shift register的頻率跟級數 01/29 21:52
10F：推 Leadgen: 你的8ns有多少誤差可以使用? 8ns +- ?% 01/30 09:36