作者letitgo02 (我看見的世界)
看板Electronics
標題Re: [問題] FPGA驗證，要用同步還非同步reset?
時間Tue Nov 8 01:12:34 2016
借這個標題問一下，
如果是一般的asic
reset tree 也是要像clock 一樣
balance 的嗎
因為我認為難度很高，
光clock 就不簡單
謝謝
-----
Sent from JPTT on my Asus ASUS_T00J.
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 118.165.44.20
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1478538757.A.E29.html
1F：→ amistad: 為什麼reset 需要跟clock 一樣 ?? 11/08 20:08
2F：→ afbc: 跟clock的routing一樣?? 11/09 13:32