作者hsucheng (Marshall)
看板Electronics
標題[問題] FPGA驗證，要用同步還非同步reset?
時間Mon Nov 7 13:39:14 2016
請問若電路想先在FPGA上驗證
要使用同步，還是非同步的reset訊號呢?
如果未來要tape out，會需要修改嗎?
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 163.18.57.175
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1478497156.A.F8A.html
1F：推 wait: 看你遇到rst recovery問題重不重要... 11/07 14:59
2F：→ amistad: 各有優缺點，看需求。 11/07 15:13
3F：推 kyo547896321: tape out的話應該都是同步reset吧 APR會簡單很多 11/07 16:01
4F：推 ptta: 都可以啊，跟FPGA無關 11/07 20:32