作者jamtu (月光下的智慧)
看板Electronics
標題Re: [問題] LDO中pass transistor的工作區
時間Sat Sep 17 02:14:14 2016
我沒有實際tapeout過LDO，不清楚實務上的考量
以下給的建議單純是就我做一般放大器/ADC的經驗來看
首先先釐清一個定義：VDS > VDSAT 即操作在 saturation 或是 subthreshold
VDS < VDSAT 即操作在 linear region (triode region)
這個關係實際上並沒有那麼一分為二，不過差不多可以這樣看
這個VDSAT會隨著device的不同變動，所以你看到0.5V或是0.15V都是可能的值
我用0.18大概就是0.15V左右，但是可能某些高壓製程比較高
在電子學課本最基本的model裡面，VDSAT定義成VGS-VTH
在相同的VGS之下，由VDS-ID的圖得知，VDS若小於VDSAT，電流會變小
所以固定ILOAD，若VIN非常靠近VOUT，首先會先碰到VDSAT這個阻撓
如果要更靠近，操作在linear region
那麼可以想像pass transistor的VGS必須要更大，才能撐住這個電流
至於是更大到多少，看你的製程，我認為空間應該是不大
就小信號穩定度的觀點來看，電晶體操作在linear region的Gm會變小
那就看你這整個loop的pole跟zero怎麼擺放去決定了
一般來講我會認為 主Gm(dominate unity gain frequency Gm/C) 變小系統會更穩定
但是這幾年的LDO設計很複雜，我也不敢妄加揣測
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 61.62.111.50
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1474049657.A.55F.html
※ 編輯: jamtu (61.62.111.50), 09/17/2016 02:18:18
1F：推 zxc44560: 推 09/17 12:34
2F：推 wxes60711: LDO linear跟triode都看過有人使用 不過真的要講LDO 09/17 19:58
3F：→ wxes60711: 應該是要操作在triode 這樣dropout voltage才會夠低 09/17 19:58
4F：→ wxes60711: 第一行講錯了 saturation跟triode(linear) 09/17 19:59
5F：→ wxes60711: saturation 同樣power下 因為Loop gain夠大 PSRR可以比 09/17 20:00
6F：→ wxes60711: triode更好 但是compensation比較難做 09/17 20:00
7F：推 shengyeh: 補償不一定 要看主極點設在在哪裡 09/17 20:23
8F：推 wxes60711: saturation pass transistor的high gain會比較難做 09/17 20:29
9F：→ jamtu: 的確還有一個DC loop gain的問題 09/18 00:10
10F：→ jamtu: 我自己前幾年有看到有paper的PSRR是注重AC特定頻率的部分 09/18 00:11
11F：→ jamtu: 可能這個角度來看就沒有那麼critical了 09/18 00:11
12F：推 obov: .18你用native nmos 做LDO 屌打pmos 就電晶體大而已 09/18 02:33