作者yoyoyowu (yoyoyoyoooo)
看板Electronics
標題[問題] LDO load transient simulation
時間Thu Aug 18 21:32:16 2016
小弟最近在研究capless LDO
想請問一下各位前輩，一般我們在模擬Load transient 的時候
是怎樣模擬的呢?
目前我有是過三種方式
1.Ideal PWL current source
2.Resistor with ideal PWL voltage source
3.Current mirror with ideal PWL current source
其中這三種以第二種的模擬結果最好
其他兩種都不太行，我也有嘗試過第四種
就是把第三種current source換掉
換成Ideal PWL voltage source + 一顆電阻
結果與第二種相近
電路圖如下
http://imgur.com/a/iFdVU
想請問哪一種才是比較符合實際及他們的差異在哪?
懇請賜教!
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 123.195.33.212
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1471527138.A.D9D.html