作者ap4318 (gorockboy)
看板Electronics
標題[問題] IC layout lead+bondwire+pad等效電路
時間Mon Jun 13 15:43:01 2016
各位前輩好
小弟現在遇到一個小問題
我的設計裡有ramp+clk generator要出pin到外面量測
考慮推動負載的問題的話應該要將pad bondwire 跟lead 還有外面錫珠等等效電路加進模擬
想請問各位是否有經驗容值大概要取多少?
我的等效電路模型是兩端接兩個電容到地
中間串10nH電感跟小電阻
-----
Sent from JPTT on my HTC One 801e.
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.116.163.73
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1465803783.A.A97.html
1F：推 shengyeh: 要看你的封裝 不同封裝等校電路值不同 06/13 16:24
2F：推 CaskY: 視你的線長而定 06/13 19:23
3F：→ CaskY: 不過如果妳clk頻率不高的話倒是無所謂吧 06/13 19:24
4F：推 jfsu: 10nH太多了...電阻約200~300歐姆, 電感約1~2nH, 電容約2~3pf 06/13 21:19
5F：→ jfsu: 上述的電性參數為PKG的RLC。 06/13 21:20
6F：→ jfsu: 要估的很準的話，請assembly house提供PKG的RLC parameter 06/13 21:20
7F：→ jfsu: 不然，你只能很粗略估計，出來的直只能參考，沒有信度。 06/13 21:21
8F：→ jfsu: 忘了說，這是以SOP 8pin來算。 06/13 21:23
9F：推 mos888tw: 瞬間大電流會互感 要小心 06/13 21:39
10F：→ ap4318: 感謝各位的經驗分享，我現在就加了output driver提高驅動 06/14 00:26
11F：→ ap4318: 能力 06/14 00:26