作者mos888tw (none)
看板Electronics
標題Re: [問題] 電路板電源設計與Offset
時間Wed May 4 20:26:13 2016
※ 引述《cpyi (cpyi)》之銘言：
: 最近在做一個雜訊量測的系統，因為Gain很大，所以必須要考慮Offset的問題
: 但是一直量不到Datasheet上的額定值，剛好查到一個影片：
: https://www.youtube.com/watch?v=YeNpd-sXaHk
: 他發現Offset跟供電與Bypass電容有關，本來好像會有下集解釋為什麼，
: 但是我找不到那個影片，實際測試我的設計發現真的是如此，
: 機制好像跟Chopper消耗電流以及電源配置相關，但查資料查不太到
: 而且實測不只電容數值大小有關，連放的位置都有關係，
: 有大大有相關經驗嗎？還是有其他書可以作為參考？
: 謝謝！
下面有解答:
That is very easy. Just remove the capacitor on the negative supply and it
will work fine. Why is that: when chopping there flows a small switching
Charge (e.g. 1pC) through the negative supply. This is not a problem, but
when you add your capacitor it will translate this charge to a constant error
voltage. In case of split supply your supply tries to compensate and this
amplifies the error. You should have analyzed it with an oscilloscope not a
multimeter. For any part which is designed for single supply it is a very bad
idea to place a cap on the negative supply.
希望對有興趣的人有幫助
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 114.32.231.107
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1462364775.A.38E.html
1F：→ kameng: 物理上來說cap應該會減少voltage error吧? ΔQ=CΔV 05/05 12:35
2F：推 cpyi: 確定是電源問題囉 配線那邊要做得很仔細 沒有說一定什麼準則 05/05 21:14
3F：→ cpyi: 基本觀念就是每個Supply的迴路都要是清楚的Local迴路 05/05 21:15
4F：→ cpyi: 深入觀念是關於Signal與Power Integrity的範疇 05/05 21:15
5F：→ cpyi: 我目前是改成類比數位獨立供電 05/05 21:15
6F：→ cpyi: 電源問題影響到Offset真的蠻神奇的 因為儀器有限 所以沒辦法 05/05 21:16
7F：→ cpyi: 仔細Trace每個細節 但基本上確定是這邊的問題 05/05 21:16
8F：→ cpyi: 目前量測得到的是5.7uV 已經比我用的opa2333額定值小了 05/05 21:17
9F：→ cpyi: 謝謝大大的回應! 05/05 21:18