作者a22326284 (chin)
看板Electronics
標題[討論] 為什麼一定要0和1
時間Wed Apr 6 20:34:58 2016
昨天晚上睡不著突然想到一件事情
現在的IC 以TTL為例 大略為0V = 0 ; 5V = 1
而要傳一筆16進制的資料 就要四次的0與1(串聯的狀態)
如果把4次的0與1 疊在一起 變成以電壓的形式呈現資料
例如 0V = 0; 1V = 1; 2V = 2 ...依此類推
不知道會有甚麼問題以及為何沒有IC是這樣設計的呢
-------------------------------------------------
~~以下開放討論~~
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 111.240.155.211
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1459946100.A.D61.html
1F：推 HiJimmy: 就是數位和類比XD 04/06 20:41
2F：推 CodyBro: 會有一些問題 你應該要說以下開放解答才對 04/06 20:42
3F：推 jeffic0730: 速度太快 deltaT太小 這樣會造成瞬間電流太大? 04/06 21:57
4F：推 cpyi: 這是因為電晶體(尤其MOSFET)適合的就是0跟1的電壓 04/06 22:02
5F：→ cpyi: 用多level當然可以 只是電路實作Cost更高 04/06 22:02
6F：→ cpyi: 有沒有IC是這樣設計的? 有 像是通訊的QAM就是多個Level的 04/06 22:03
7F：→ cpyi: 數位訊號 04/06 22:04
8F：→ cpyi: 應該是4 bits當作震幅訊息 04/06 22:04
9F：→ a22326284: 看來是我的見識太淺了 想說如果可以這樣做 電路設計應 04/06 22:22
10F：→ a22326284: 該可以更簡化 跟速度可以更快的說 04/06 22:22
11F：→ a22326284: 確實 Cost是最大的問題 04/06 22:23
12F：推 DRQX: 關鍵字 類比電腦 DSP 04/06 22:54
13F：→ a22326284: 您說的DSP我知道 但我的意思是 IC的準位設計 04/06 23:07
14F：→ a22326284: 現在的準位只有0與1 但以HEX設計的..聽樓上說有的樣子 04/06 23:08
15F：推 DRQX: 你提出的是一種模式.但是你需要考慮運算的方法 04/06 23:08
16F：推 dasala: 快閃記憶體MLC就算是一種了吧 04/06 23:22
17F：推 yudofu: 工作電壓太耗電、上升時間太久、電壓往下調margin不夠、否 04/06 23:28
18F：→ yudofu: 則多準位的協定早就用在各式各樣的通訊中了 04/06 23:29
19F：推 mmonkeyboyy: 這問題就是跟為什麼要數位電路還有ADC要幹嘛是一樣的 04/07 02:38
20F：推 mmonkeyboyy: 因為那個是 amplitude modulation當然調A啊 04/07 02:41
21F：→ mmonkeyboyy: 囧> 你先想想 要怎樣收你的訊號 你才知道他傳了什麼 04/07 02:42
22F：→ mmonkeyboyy: 那 如果這樣解訊號你電路設計如何? 04/07 02:43
23F：→ mmonkeyboyy: 你這樣想下去就會發現數位電路的美妙了 04/07 02:43
24F：→ mmonkeyboyy: 這話題最近很熱 不管是mlc tlc memristor 04/07 02:44
25F：→ mmonkeyboyy: neuromorphic circuit etc 一堆吹的亂七八糟都該想 04/07 02:45
26F：→ mmonkeyboyy: 想這個問題的 04/07 02:46
27F：→ mmonkeyboyy: 同時傳四bits其實就好了 但會有其他問題 XD 04/07 02:48
28F：→ mmonkeyboyy: 還有phase 也算進去的話 你的組合會很多 還是回去 04/07 02:49
29F：→ mmonkeyboyy: 多看CMOS VLSI這本書吧 04/07 02:49
30F：→ REMEMBERYAU: 高速LVDS才是王道 04/07 10:07
31F：→ REMEMBERYAU: 類比掀號對noise抵抗力太差 04/07 10:08
32F：推 delaluna: 簡單來講 就是robustness 04/07 22:21
33F：→ delaluna: 分越多電位 抵抗雜訊能力越差 04/07 22:22
34F：→ delaluna: 分成2個電位 抵抗干擾衰減能力是最強的 04/07 22:23
35F：→ delaluna: 不過有些系統的確是multi level的設計 例如MLC/TLC NAND 04/07 22:24
36F：→ delaluna: 而其讀寫操作的確也比較麻煩 速度與可靠度都較SLC設計低 04/07 22:25
37F：推 bxxl: 因為level數量是指數成長的,傳2bit要分四階,傳4bit要16階 04/08 16:57
38F：→ chi731022: Finfet有這樣使用 看過論文有研究過 04/11 07:41