作者jb679123 (straw man)
看板Electronics
標題[請益] Verilog合成電路書籍
時間Wed Jul 22 22:37:22 2015
大家好
請問一下市面上或網路上
有沒有書籍或網頁是針對verilog coding style
或成合出來電路作討論的?
小弟目前有基本的verilog基礎
想在coding style上作點努力
讓合成出來的電路更簡潔一點
謝謝~
--
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.123.214.127
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1437575845.A.021.html
1F：→ hsnuyi: synopsys有文件在講自己的design vision是如何處理某些 07/23 00:33
2F：→ hsnuyi: 語法的 你可以google 如果是別套合成軟體 就不知道找不找 07/23 00:34
3F：→ hsnuyi: 的到了 不過我猜應該都有技術文件可以看 07/23 00:34
4F：→ hsnuyi: 要把這種軟體用到好也是一門學問... 有時候還會發現莫名的 07/23 00:36
5F：→ hsnuyi: bug... dv和ncverilog我都遇過 Q_Q 07/23 00:37
恩恩 也是怕以後會遇到這種問題
所以想說先瞭解一下
6F：推 Baneling: RMM 07/23 00:46
RMM指的是?
※ 編輯: jb679123 (140.123.214.127), 07/23/2015 02:31:04
7F：推 bakerly: 我猜是指Reuse Methodology Manual 07/23 16:30
8F：推 Baneling: 嗯 樓上那本 07/23 17:30
9F：推 cpyi: 要注意版本 有些指令是特定版本才支援 例如Verilog 2000 07/25 08:23
10F：→ cpyi: 才支援generate指令之類的 其他問題應該不大 大都可以相容 07/25 08:24