作者haosan (K211)
看板Electronics
標題[問題] FPGA開發板IO設定問題
時間Wed Jun 29 21:15:32 2011
使用DE2-70的開發板
上面晶片是 Cyclone II EP2C70F896C6
程式功能是輸出 width 在 40ns內的脈衝 PRF=1kHz
模擬結果正確如下圖
http://www.wretch.cc/album/show.php?i=b94082&b=19&f=1946340349&p=1
但是實際上燒錄用示波器量測 卻是以下的結果
http://www.wretch.cc/album/show.php?i=b94082&b=19&f=1946340348&p=0
感覺是IO負載電容過大?
小弟知道 IO 設定可以選 LVTTL, LVCMOS
不料用這兩種結果都一樣
請問如何可以解決這個問題? (讓示波器量測訊號與模擬一樣)
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.116.84.62
1F：→ MasterChang:FPGA 的I/O 扇出能力不好，最好外接buffer增加電流 06/29 21:51
2F：→ ineedhope:pad delay太大... 上次用I2C的時候加了個 pull up就ok 06/29 22:54
3F：→ ineedhope:不過I2C是IO PAD, 不知道適不適用你的情況 06/29 23:59
4F：推 battlecruise:你應該是用銅線接? 銅線的loading蠻大的 06/30 02:43
5F：→ haosan:我是用杜邦頭+單芯線接到示波器探棒 06/30 10:59
6F：→ haosan:請問pull up要如何用 06/30 11:00
7F：→ m490521:並個電阻到Vcc 06/30 13:33
8F：推 kokonut:一般用4.7k左右~ 06/30 22:21
9F：推 kokonut:你是用炭棒直接去點PAD輸出嗎~??? 07/01 00:02
10F：推 kokonut:因為你寬度是ns等級~所以你用一般碳棒量~結果這樣是正常的 07/01 09:29
11F：→ haosan:目前打算加pull up 以及換成open drain試試看 07/01 20:43
12F：→ haosan:我也有想過是示波器探棒問題 若用上面辦法還是不行 07/01 20:45
13F：→ haosan:就直接加後端電路 量測後端訊號 07/01 20:45
14F：推 ppsport:個人推測~~原po~你的單恥線應該很長吧~ 08/26 23:50