作者coolderek29 (武幻風)
看板Electronics
標題[問題] DFT(Design for Testbility)要避免他置換元件的語法問題
時間Wed Jun 8 00:05:08 2011
按照CIC的講義打的
set_scan_element false [list mem_pr1 mem_pr2\
mem_pr13 mem_pr14 mem_pr15 mem_pr16 mem_pr17]
mem_pr1 等是 verilog 中 module的名稱
可是會產生錯誤
查了網路跟他的help也不知道要怎麼解決
希望有熟悉tcl語法的大大能解救我...謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.113.150.149
1F：→ ViewMoon:你很好玩, 寫了一堆, 卻不寫 error message 是什麼 06/08 06:22
2F：→ ViewMoon:試試 set_scan_element false [get_designs mem_pr1 ...] 06/08 06:23
3F：→ coolderek29:因為錯誤都是讀不到之類的 所以沒寫 06/08 18:53
4F：→ coolderek29:我晚點試看看 06/08 18:53