作者swimming0328 (KKKKKK)
看板Electronics
標題[請益] 請問高手如何計算comparator的sensitivity?
時間Sat May 28 15:57:06 2011
如題
小弟該如何計算一個latch based comparator之sensitivity
(即最小的輸入差值使電路可以達到sense_amplify的功能)
此數值，可能是20mv,或是10mv等，但是要怎模擬，公式推算?????
電路圖由上而下是
One PMOS sourcing current
PMOS input differential pair
Two cross coupled inverter
size 就用W跟L表示好了
有PAPER可以示意此電路:A 1 Tb/s 3 W Inductive-Coupling Transceiver for
3D-Stacked Inter-Chip Clock and Data Link
PAGE 4上面有一個TX & RX的電路，在RX那邊就有上述電路，煩請高手幫忙解答~~
感謝!!
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.113.150.96
1F：推 ShineOnYou:請問一下這篇paper是在哪個期刊?1T太邱了 想看看 05/28 18:29
2F：推 transntu:這篇是日本Keio大學,他的1T是用陣列做的。不是單一通道。 05/29 16:39
3F：→ Mauder:有點像metastability的推算 計算comaprator電壓拉不夠開的 05/29 23:39
4F：→ Mauder:機率 05/29 23:40