作者skybb44 (黑豆)
看板Electronics
標題如何把模擬的結果 dump出來 !
時間Wed Feb 23 17:20:53 2011
請問
寫完 .v 檔
用 verilog 和 testbench compiling 完 (RTL level)
要如何把結果 dump 出來成文字檔 或 LOG檔
因為要把結果轉回10進制用matlab畫圖出來.......
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.120.90.202
1F：→ uxijgil:如果有相關軟體可以裝的話 Google一下dump .vcd or .fsdb 02/24 03:47
2F：推 FrozenRay:如果要把輸出波型轉成文字可用 $fdisplay 02/24 04:48
3F：→ FrozenRay:$fdisplay用法類似C的printf 02/24 04:49
4F：→ skybb44:嗯嗯~ 我試試看! 謝謝^^ 02/24 12:53