作者rockonpizza3 (老爹)
看板Electronics
標題[請益] 電路設計
時間Fri Jan 28 21:04:55 2011
請問各位板友
假如我想設計一個 and邏輯閘
對於下列訊號
A: 1 0 1 1 0...
~
B: 1 1 1 0 1...
~
輸出為:
0 0 1 0 0...
~
也就是說，無視第一個訊號，無論第一個訊號是否為真
~~~~~~~~~~~~~~
或者對同樣的A B訊號設計一個 or閘
而使其輸出為
0 1 1 1 1...
~
無論第一個訊號是否為真皆輸出0
題意說明不清非常抱歉~
並非常感謝你的幫忙~
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 218.174.158.44
※ 編輯: rockonpizza3 來自: 218.174.158.44 (01/28 21:05)
1F：→ wuandy10:不太懂意思@@ 兩組都是要第二個輸入才有作用嗎 01/28 22:22
2F：→ Spongebob:不清不楚的問題.... 01/29 00:02
3F：→ rockonpizza3:不好意思沒說清楚，假設我想做一個and邏輯閘 01/29 13:54
4F：→ rockonpizza3:我希望無論A B第一個訊號是什麼，都輸出0 01/29 13:55
※ 編輯: rockonpizza3 來自: 218.174.157.51 (01/29 14:06)
5F：推 sasako:你怎麼定義你的訊號 1個clk一個bit 還是一個clk一串bit ?? 01/29 17:33