作者tjyee (cloud)
看板Electronics
標題[問題] 90製成設計OP
時間Mon Oct 11 12:52:44 2010
小弟目前在設計90奈米的op,電壓在1.2V,可是增益級需要疊到四層,但這樣每顆電晶體
都要在飽和區非常困難,而且五個corner都要過,是難上加難!想請問各位設計時有沒有
撇步??是要每顆去算他的電壓嗎?但是小製成算出來的都不是很準= =,不知道有什麼好
方法??
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.116.187.124
1F：推 horsemelon:你是用telescope嗎？基本上1.2V很難疊四層吧...... 10/11 13:42
2F：推 obov:你確定不是在飽和區就不叫opamp嗎？ 10/11 14:38
3F：→ obov:話說回來90 1.2V疊四層沒問題吧 worst case電壓-10%也有1V 10/11 14:39
4F：→ obov:vds 250mV塞四個也才1V耶 10/11 14:39
5F：推 jfsu:native device有很低的Vth 10/11 15:15
6F：推 kk123:樓上正解。 我倒是很好奇 Gain 跟 bandwidth 的規格... 10/11 20:01
7F：→ kk123:真的有必要用到四疊嗎？ 10/11 20:01
8F：推 jamtu:你的四層是指CMOS還是NMOS... 10/11 20:13
9F：→ tjyee:我要做rail to rail op,nmos跟pmos各兩層,希望能增加gain 10/11 20:33
10F：→ tjyee:只有一級,沒有米勒補償,PM希望做的60,不知道有沒有人有好方? 10/11 20:34
11F：→ Flyingheart:如果戰神oxox 願意指導你一點點trick 一切都很簡單 10/11 20:51
12F：推 jamtu:你把L加大一點就不會飄了 10/12 03:53
13F：推 jamtu:不知道你這顆OP對於速度的要求 10/12 03:53
14F：推 jamtu:而且ICMR跟Swing都不太能用... 10/12 03:54
15F：→ tjyee:是不是gain大速度比較快阿?我希望快能快一點,j大有好方法嗎? 10/12 08:37
16F：→ akiottm:速度跟gm及寄生電容的關係比較大 10/12 09:32
17F：推 jamtu:我比較好奇你這顆是拿來幹嘛的~"~ 10/12 13:09
18F：→ tjyee:是一個error Amp...放在VCO外面用來做種回授校正電路 10/12 13:17
19F：→ jsp0520:我.18um 0.4V都能疊四層了 1.2V OK拉 10/13 01:57
20F：→ tjyee:樓上j大分享一下設計經驗吧...應該很多人想知道謝啦 10/13 11:04
21F：推 jamtu:我也想知道... 10/13 14:24
22F：推 pdaer:ea為啥需要四層的op呢? current mirror ota不適用嗎? 10/13 18:31
23F：→ tjyee:我要用rail to rail的,不知道OTA能不能用..?可以請大大說 10/13 20:55
24F：→ tjyee:名詳細一點嗎?謝啦!! 10/13 20:55
25F：→ JSSC:folded-cascoded 用 self biasing 10/14 11:11
26F：推 horsemelon:0.4V疊四層啊......有點扯 10/14 23:35
27F：→ Williamette:為什麼一定要用rail-to-rail opamp??? 10/14 23:55
28F：→ Williamette:folded-cascode就很好用啦 10/14 23:55
29F：推 jamtu:我超想知道0.4V怎麼疊四層的 教一下 m(_ _)m 10/15 01:56
30F：推 pdaer:bulk driven? 10/15 13:54
31F：推 jsp0520:weak inversion ref to Vittoz 10/16 20:45
32F：→ jsp0520:standard threshold voltage ~ 0.485 V 10/16 20:47
33F：→ jsp0520:不過你是用U90還是T90啊兩個threshold我記得差到200mV左右 10/16 20:49