※ 引述《zxvc (眾生都是未來佛)》之銘言： : [恕刪] : : 推 zxvc:所以你的意思是說若用PLL產生的clock，可以避開DFF除頻器被串 08/14 21:18 : : → zxvc:成scan chain的問題！？ 08/14 21:18 : : → Acme:嗯,因為PLL是類比module,scan不會測它,但scan會串DFF.. 08/14 21:19 : : → zxvc:這樣講有些道理。但依我直覺這問題應該可以用EDA tools設定 08/14 21:20 : : → zxvc:就能解決，也就是可能有指令告訴DFT Compiler哪個是DFF除頻器 08/14 21:21 : : → zxvc:，不要把它串成scan chains。我再找找DFT Compiler說明書看看 08/14 21:22 : : → Acme:同意,但不串會降coverage,若硬要串,定要多一些額外電路來解 08/14 21:24 : 剛才看了一下"DFT Compiler Scan User Guide"，其實就如Acme大所說的 : DFT Compiler對DFF除頻器真的有些限制。 : 例如[1] p.p. 1-47： : If uncontrollable clock signals are generated on-chip, as in frequency : dividers, you cannot control the state of the sequential cells driven by : these signals. If your design includes internally generated, : uncontrollable clock signals, use AutoFix or provide ^^^^^^^^^^^^^^^^^^ : another way to bypass these signals during testing. ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ 最近剛好去上CIC開的DFT Compiler & TetraMAX課程， 發現我之前對DFT Compiler有說明書有些誤解。 像上面這一句應該是說"有兩種方法解決這internal (generated) clock的問題"， 一種是用DFT Compiler AutoFix，另一種是想辦法bypass掉這些clock訊號。 第二種作法可能的作法如"手動加多工器"。 而事實上DFT Compiler AutoFix並不是我之前所誤解的"會bypass 掉那些generated clock驅動的cell"，原文也不是這樣說。 原文是說"bypass these signals"， "these signals"指的是generated clock signals。 : internally generated uncontrollable clock就如DFF除頻器， : 如DFT Compiler遇到它可以用AutoFix bypass掉，但也就測不到相關的電路， : 也就是Acme大說的coverage會降。 : 又[1] p.p. 4-9說： : A system or test clock used during scan testing must be generated in a : single tester cycle. The clock pulse applied at the clock port must : reach the sequential cells in the same tester cycle. DFT Compiler does : not support sequential gating of clocks, such as clock divider circuitry. : 似乎就是說DFT Compiler不支援DFF除頻器。 ^^^^^^ 這裡所謂的不支援指的是在作"scan testing"時不支援而已， 也就是在scan testing時不能有DFF當除頻器，只能當shift registers。 但這並不是說電路中有DFF除頻器，DFT Compiler就完全無法處理、測不到。 事實上可以如何處理呢，在下面解釋。 : 看來DFT Compiler是可以辦識所謂的internally generated uncontrollable clock : 的存在，只是不知為何不支援它的scan chain DFT。 : 我在想為何DFT Compiler不能把同一clock domain的DFF串在同一個chain！？ : 比如說A、B DFFs用clock 1，C、D DFFs用clock 2(是clock 1的DFF除頻器的除頻)， : 那AB串成一條、CD串成另一條，這樣不就能增加coverage了！？ : 但目前看來DFT Compiler是會忽略C、D DFFs。 ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ 上面這一句話不正確。事實上DFT Compiler真的可以產生這種各clock domain 各自串scan chain的方法。也就是這個指令： set_scan_configuration -clock_mixing no_mix (要配合這使用： set_dft_configuration -fix_clock enable ) 然後DFT Compiler會幫不同的chain各自產生一個toplevel port， 作為不同clock的輸入。 那些clock ports是要接到如測試機台的clock generator， 也就是說在testing時，除頻的clock不是chip內部DFF除頻器產生的。 而這些clocks是用多工器接到原先 functional mode circuit的clock pins上。 比如說有個DFF，在functional mode是用內部DFF除頻器作clock， 在testing mode是用測試機台的clock，所以要用多工器去選。 所以說DFT Compiler並不是完全不能處理DFF除頻器。 : [1] Synopsys Inc., "DFT Compiler Scan User Guide," : Version C-2009.06, July 2009. -- 信佛的人要知道：佛絕不會說謊。但請把握時光。 法滅盡經： http://www.cbeta.org/result/normal/T12/0396_001.htm 共勉之。 --

※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.115.73.168