作者zxvc (眾生都是未來佛)
看板Electronics
標題Re: [問題] 如何計算cell-based實現的IC gate coun …
時間Thu Jul 15 22:31:19 2010
[恕刪]
: 推 ilovepachaya:Total cell area 去除 有加上net的面積不可信 07/15 17:15
: → ilovepachaya:計算gate count並不是所有都是除以10 算法應該是 07/15 17:16
: → ilovepachaya:除上該design kit的NAND gate的面積 如記得沒錯T18 07/15 17:16
: → ilovepachaya:ARM design的NAND gate X1倍的 剛好是面積10um^2 07/15 17:17
[恕刪]
Design Compiler所report的area並不是以um^2為單位，而是site。
所以ARM/TSMC 0.18um CBDK的2-inputs NAND的10是指sites。
我曾經為了一個area不大(相對pad的數量)的design，
在做layout前作頗精確的估測。照我的估測下去lay，
bonding pad應該不會有DRC error。
但lay到後來發現居然誤差非常大，會有DRC error。
後來我看IC Compiler report_placment_utilization
的report，才知道為什麼了。
以下是一個例子的一部分report：
Std cell utilization: 80.10% (921616/(1150566-0))
(Non-fixed + Fixed)
Std cell utilization: 80.10% (921616/(1150566-0))
(Non-fixed only)
Chip area: 1150566 sites, bbox (396.42 396.42 1346.74 1345.62) um
Std cell area: 921616 sites, (non-fixed:921616 fixed:0)
105574 cells, (non-fixed:105574 fixed:0)
Lib cell count: 406
Avg. std cell width: 3.23 um
Site array: unit (width: 0.28 um, height: 2.80 um, rows: 339)
上面的Site array就有一個site以um為單位的長寬。
Std cell area = 921616 sites這個數字跟Design Compiler report_area一模一樣。
我在init floorplan時設standard cell utilization為0.8，
core area = 921616/0.8約為1150566 sites。
(我不清楚為什麼上面IC Compiler要叫它chip area。一般我們常說它是core area。)
所以core area = 1150566 sites = 1150566*0.28um*2.8um = 950.32um*949.20um
我實際用rule在layout上量core width/heigh也是950.32um/949.20um。
還有其實上面report的bbox也可以得到一樣的數字
(其實它後面也有寫它的單位是um)。
以上是使用Faraday/UMC 90nm CBDK的結果。
至於ARM/TSMC 0.18um CBDK的一個site對應多少um的長寬，我忘了，
我不知道要如何用Design Compiler查，我只知道IC Compiler可以查。
不過如果只要算gate count，不知道也沒關係，
反正site/site單位相除就約掉了。
--
信佛的人要知道：佛絕不會說謊。但請把握時光。
法滅盡經：
http://www.cbeta.org/result/normal/T12/0396_001.htm
共勉之。
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.115.221.79
※ 編輯: zxvc 來自: 140.115.221.79 (07/15 22:35)
1F：→ PHEy:噫... 這是不同的事情吧... 有點，從結果倒推原理的邏輯 07/16 07:27
2F：→ zxvc:我知道樓上覺得我這篇寫得有點"證明題"的口氣。"證明"不能假 07/16 08:28
3F：→ zxvc:設某個東西是對的，然後推出某個東西是對的，所以證明是對的 07/16 08:29
4F：→ zxvc:!?但這篇有疑惑的也應該只有IC Compiler的report可不可信。 07/16 08:35
5F：→ zxvc:我的假設是"可信"。因為它跟Design Compiler都是Synopsys的 07/16 08:36
6F：→ zxvc:tools，它們的report應該有一致性。如果還是要質疑這種假設 07/16 08:38
7F：→ zxvc:，只能說信者恆性、不信者恆不信囉。 07/16 08:42
8F：→ zxvc:至於我的實驗範例都是可重製的，有IC Compiler、Design 07/16 08:44
9F：→ zxvc:Compiler就可以看那些reports。 07/16 08:45