作者arloha (我要去澳洲玩!!!)
站內Electronics
標題[問題]數位電路關於cross clock domain的問題?
時間Tue May 4 00:38:09 2010
目前我的研究中會使用到兩種不同時脈的clock來讓電路運作
現在的問題是
如何讓資料從較慢時脈控制的正反器送到較快時脈控制的正反器
以及較快時脈控制的正反器將資料送到較慢時脈控制的正反器
我找了一些關於這方面的訊息
目前知道這問題似乎又被叫做cross clock domain
我有看到如果要將資料從較慢時脈控制的正反器送到較快時脈控制的正反器
可以將較快時脈控制的正反器串接兩級(也就是兩級的移位暫存器)
以此來接收較慢時脈控制正反器的輸出資料?!
但另外一種情況我就沒找到詳細介紹....
不知道有沒有人對這方面有所了解的!!
先謝謝了~~
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.230.54.34
1F：→ TripleC:參閱metastability, 另一種方法應該是hand-shaking 05/04 10:13
2F：推 pow:看你有沒有辦法調整兩個clock的相對相位 05/04 12:27
3F：→ pow:可以調的話就很簡單 就是buffer而已 05/04 12:27
4F：→ pow:不能調的話 只能handshake 或者acknowledge了吧 05/04 12:28
5F：推 sasako:不管是快到慢或是慢到快 一般都是double sync就可以處理.. 05/10 01:21
6F：→ sasako:除非是什麼500MHz跟50MHz那種差別很大的 05/10 01:22