作者g56 (GG5566)
看板Electronics
標題[問題] 如何在Quartus看我設計電路的時脈?
時間Sun Apr 11 20:22:39 2010
各個先進好
小弟我想請問這個問題,
我已經設計好了電路,
但我不知道這電路的時脈和所花的面積(compilation Report的Flow summary的Total logic elements嗎??
嗎?)
我是初學者..XD
^^
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.116.134.173
1F：推 luckyBF:應該有才對!!!仔細找XD 04/11 21:23
2F：推 pupucar:timing analyzer 04/12 13:20
3F：→ triplehigh:掃過資料夾裡面所有的.rpt檔,所有報告都在這 04/27 22:13