作者jsp0520 (Seal)
看板Electronics
標題[問題] 關於積分器
時間Fri Feb 5 16:38:37 2010
由於現在要做一個二階的delta sigma modulator
想請問板上的前輩
在設計積分器時
輸出的解析度需要考慮嗎?
譬如說DSM最後想要enob有13 bit
而第一級積分器輸出解析度至少要高於這個值?
還是只要看有沒有settle到正確的值即可?
--
http://www.wretch.cc/album/bleezebub
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.113.150.96
1F：→ Mauder:要做到13bit resolution指的是feedback DAC 而不是積分器 02/08 14:57
2F：→ Mauder:當然第一級積分器的noise也會影響SDM的enob 但是他會受到 02/08 15:01
3F：→ Mauder:transfer function的shaping 所以影響不會像DAC這麼大 02/08 15:01
4F：→ jsp0520:所以積分器在意的是輸出擺幅嗎 02/09 12:34
5F：→ Mauder:他的linearity跟noise都需要考量 02/09 12:36