: 被動元件是電流流進的端點為高電位 : 流出的端點為低電位 : 是否是因為對單位正電荷來說 : 流過這個被動元件的兩端必須作功 : 所以會造成兩端有電位差?? : 另外此時電場對此電荷所做的功是正功或是負功呢?? : 如果是正功的話 : 那麼怎麼得出進去端點電位會比出來的端點高呢?? : 因為如果照定義的話 : V(電位差)= Wa_to_b / q (移動單位正電荷從a到b所做的功等於這兩點的電位差) : 如果是正的話 表示b點電位比a點高 : 感覺有點矛盾?? 小弟有點搞糊塗了..... 元件的高低電位，其+與-的表示方法，只是考慮方便計算而已，沒有其他意義。 好比我們習慣將電流流入該元件的端點，其電壓定義為正(+)電位。 ps.你也可以定義流出的方向為正。 另外，關於「電位差」(Electric Potential Difference 的定義： 單位正電荷在電場中從B移至A外力所作的功，即A、B兩點的電位差。 _ _ _ _ 公式：Vab = Va-Vb = W(b->a)/q = (-E)‧s=∫(-E)‧ds = -E-s ps. E與S皆為向量，非純量。 數學意義：順著電場方向移動，電位減少，逆著電場方向移動，電位增加。 也就是說，如果帶電量為1庫倫的電荷，當它從某一點移動至另一點時，獲得(或損失) 1焦耳之能量，則兩點間有1伏特之電位差。 a----------b 1C ⊕ 若該電荷從a到b獲得能量，則b的電位比a高 若果電荷從a到b損失能量，則b的電位比a低 : 還有一點就是 : 一定要通過被動元件才會有電壓差嗎?? : 在理想的導線內 : 電場不是也是一直在對正電荷做功嗎?? : 為什麼不會有電壓降呢?? 既然是理想導線，內部處處是等電位，就沒有高電位或低電位之區別， 也因此沒有電壓降產生囉。照公式，電荷在等位線或等位面上移動，必不作功 -- 在臺灣，何謂R&D工程師? 1.Reverse and Decap :IC反相工程，去膠，打開封裝，拍照，複製電路佈局。 2.Resign and Die :沒死的就操到辭職，沒辭職的就操到死。 3.Rework and Debug :計畫永遠跟不上變化，變化永遠跟不上老闆的一句話! 4.Relax and Delay :太過於輕鬆(Relax)，那麼就會Random Death (隨時陣亡) 但是外派到大陸的臺彎郎，晚上是R (鴨)陪客戶，白天是D (豬)任人宰割! --

※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 203.66.222.12