作者wwwok (勇敢的堅持下去)
看板Electronics
標題[問題] 請問製程參數對於電路的影響
時間Tue Oct 20 13:53:41 2009
想請問大家一下
在做電路模擬的時候
會只跑一個CORNER嗎
例如某T社提供的製程
包含了TT、FF、SS、FS、SF
我發現我電路在某些CORNER會出現電晶體不在想要的區域內
這樣是我電路設計上的問題嗎？
那問題會是出在電路的哪裡呢？
應該怎麼樣避免出現在不同區域內的電晶體差異呢？
多謝各位了
--
只有在被愛的時候 才會發現自己是多麼的重要
只有在愛一個人的時候 才會發現原來可以這麼在乎一個人
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.124.32.131
1F：推 paullai:不能只跑一個Corner... 至少要跑3~5 10/20 15:43
2F：→ paullai:然後電晶體不在想要區間是因為製程飄移，但是 10/20 15:44
3F：→ paullai:就電路設計上，你必須修改你的電路來降低製程飄移的影響。 10/20 15:44
4F：→ paullai:(因為就統計學來看 不可能做100個電晶體的特性都一模一樣) 10/20 15:45
5F：→ paullai:總是有些會在偏差外，至於要怎麼改可以多問看看 每個人方 10/20 15:46
6F：→ paullai:法不太一樣... 10/20 15:46
7F：→ wwwok:恩恩 這樣說好了 W與L的值大小對於製程飄移會有影響嗎？ 10/20 16:21
8F：→ wwwok:例如說：會不會使W與L的直接近一點受漂移的影響會降低? 10/20 16:21
9F：→ wwwok:或是說使得VDS>VDSAT至少200mV等等的 10/20 16:22
10F：→ wwwok:這些方法有沒有哪本書有特別詳述或是介紹的呢？ 10/20 16:23
11F：→ wwwok:畢竟連模擬都不行 LAYOUT在畫下去不就更慘了 10/20 16:23