作者deathcustom ()
看板Electronics
標題Re: [問題] Hspice如何模擬fully differential OPA？
時間Thu Aug 27 17:24:37 2009
1F：推 pdaer:看allen那本書 裡面怎麼模擬OP寫很清楚 08/26 22:04
2F：推 deathcustom:Vsup1 vinp gnd dc xxx ac 0.5 0 08/26 22:55
3F：推 deathcustom:Vsup2 vinn gnd dc xxx ac 0.5 180 08/26 22:55
4F：推 bb7:一次就是w=30u....好長...... 08/27 02:37
5F：推 deathcustom:W/L = 9......你的Rg很大唷～這樣noise會把你搞死 08/27 03:59
6F：推 elvisrod:allen那本書沒教你怎麼模擬雙端的呀 顆顆 08/27 10:03
7F：→ Shiva:W/L = 9是極限嗎？ 小弟目前仍在練習階段 沒考慮tradeoff @@ 08/27 10:05
Ref: Razavi 第二章、第七章、第十六（十七？）章
你的描述如下
mx d g s b W=12u L=2u M=1
你用的layout方法：
╭───────────╮
│⊙ ⊙ ⊙Ｓ⊙ ⊙ ⊙│
╭─┴───────────┴╮W = 12
│VG ← Gate → │L = 2
╰─┬───────────┬╯
│⊙ ⊙ ⊙Ｄ⊙ ⊙ ⊙│
╰───────────╯
W/L = 6, Total R_poly = R_p_sheet*6
Rg_0 = (1/3)*R_poly = R_p_sheet*2
建議的電路描述
mx d g s b W=6u L=2u M=2
建議的Layout方法
╭─────╮
│⊙ ⊙Ｄ⊙│
╭─┴─────┴╮
│ Gate │
╭─╯╭┬─────┬╯
│VG ││⊙Ｓ⊙ ⊙│
╰─╮╰┴─────┴╮
│ Gate │
╰─┬─────┬╯
│⊙ ⊙Ｄ⊙│
╰─────╯
Rg = Rg1//Rg2, Rg1 = 0.5Rg_0, Rg = 0.25Rg
gate造成的noise大約下降75%
--
當然
如果你只要設計爽的，不用LAYOUT，那你要怎麼寫電路描述都可以XD
W=100u L=90n也沒人管你LOL（頂多被指導教授看到的話會死的很難看）
--
為什麼那邊那個人那麼傷心呢? ││││││
因為他是北部人啊，吃的比我們還毒哩! 2.5ppm ˍ︵ │││ 還好我們
0.5ppm
◥ ◥ 2ppm ╱ ╱▏ ││ 不用吃…
◤ ◥ ◤ ◥ │￣▏ ˍ 0ppm
| | | ╱ ╱ ﹨
◥◢ ￣ （||） ω ╯ ㄦ
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.48.47
8F：→ deathcustom:壞處是Fringing Cap會多，但是你要自己去選擇 08/27 17:31
9F：→ pdaer:原來版主也是畫圖高手.... 08/27 17:33
10F：→ deathcustom:去爬我早期的文，你就知道什麼叫做圖文並茂XD 08/27 17:33
11F：→ Shiva:太感謝了!! 圖畫得真好! 08/27 18:25
12F：推 Shiva:可以請問" Total R_poly = R_p_sheet*6 "和下面那行是怎麼來 08/27 20:58
13F：→ Shiva:的嗎？ 小弟沒有看過這樣的式子... 08/27 20:58
14F：→ deathcustom:記號通常記成R□ 08/27 21:02
15F：推 kk123:若是Binned spice mode 選到的 model corner 可能會不一樣.. 08/27 22:37
16F：→ paullai:D大直接畫Layout呢 也太酷!!! 08/28 11:18
17F：推 leo911759:D大好強,BBS也可以Layout 08/28 22:46