作者maxwellee (maxwell)
看板Electronics
標題Re: [請益] 關於除頻電路(verilog)
時間Mon May 4 13:30:04 2009
: → lulumic:考慮 skew 及 latency, 法 B 比 A 好, 倒數又比正數好 04/30 13:32
請問是說如果是二倍週期的話 法A比較好(首篇推文)
然後四倍週期的話法B比較好嗎?(上篇推文)
再請問倒數怎麼設計呢?
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 203.68.162.102
1F：推 obov:倒過來不就倒數惹(煙) 05/04 14:00