目前小弟在實作一個project 開發的環境為: Quartus II v8sp1 Web Edition Device: Cyclone II Language: Verilog HDL 在project中，會使用到MegaWizard所產生的FIFO與FFT FFT模式為16-bit, 1024 points, burst mode, quad output, 2 engines FIFO為16-bit, 1024 words, single clock read and write 我想利用兩組FIFOs(實部和虛部)作為FFT資料的來源， 另外撰寫Control Unit(有FSM)控制FIFO的讀取以及FFT的訊號控制 (在此之前，我分別針對FIFO和FFT的操作和行為模式做了很多實驗 驗證從user guide上了解到的想法是否正確) 當我單獨使用FFT透過直接編輯vector waveform作為FFT輸入， 從資料sink_real, sink_image到控制訊號sink_sop, sink_eop等... simulation的結果是正確的 問題出在，當我將FIFO, control unit, FFT編輯後，同樣編輯vector waveform 從simulation結果上來看，寫入FIFO以及透過control unit讀取FIFO的資料是沒問題的 control unit發送給FFT的控制訊號也照user guide的方式做 但是FFT轉換後由source_real, source_image的資料卻"不完全正確" (不完全正確的意思是指僅有部分的資料對，其他的部份皆為0， 看起來像是轉換沒有完成的樣子 輸出資料的解讀需搭配source_exp這部份我也清楚 不知是否有板上的高手遇到類似的問題，或是成功使用過FIFO+FFT這樣的例子 能否給予協助，感激不盡！ --- 附上simulation結果 單純只有FFT http://ppt.cc/be(J 結果ok！ FIFO+FFT+control unit http://ppt.cc/!FYo 結果不對@@ 若需要更多資訊，小弟能夠再補上 --

※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.124.181.208