作者kj66 (秋天到來)
看板Electronics
標題Re: [問題]inverter
時間Sun Nov 9 21:00:59 2008
※ 引述《kj66 (秋天到來)》之銘言：
: 上邏輯課有提到反向器,有個問題不太了解
: 就是為什麼反向器(inverter)可以full swing呢?
: 謝謝
請問一個反向器在transient response Vout是一個步階信號
可是講義裡有個模擬出來的結果,在一開始輸出有個陡峭(短暫)的波形然後才開始下降
信號在下降又要上升時又出現陡峭波形才開始上升
請問為什麼會出現陡峭的波形呢?
謝謝
---
有看了講義,有說到是因為 caused by the gate-drain capacitances of the
inverter transistors.後面就看不太懂意思.
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 59.126.24.168
1F：推 juc:我之前也搞不清楚 不過照你講義的說法 Cgd等於形成一個回授路 11/09 21:24
2F：→ juc:徑 回授系統若是phase shift太多 會有overshoot的現象 可以 11/09 21:27
3F：→ juc:這樣說嗎? 有待高人指點 11/09 21:28
5F：推 Williamette:因為mos的gate到drain之間有Cgd電容 11/09 22:36
6F：→ Williamette:所以輸入端(gate)的step input會透過電容couple到 11/09 22:37
7F：→ Williamette:輸出端(drain) 11/09 22:37
8F：→ pdaer:如果是以Cgd充放電的觀點來說呢？不知道有沒有辦法解釋？ 11/09 22:53
9F：推 horsemelon:我覺得是因為Cgd造成系統回授所致 11/09 23:50
10F：→ horsemelon:你可以在輸出端掛個大電容loading 就不會有這種現象 11/09 23:51
11F：→ horsemelon:理論就跟你製造一個低極點 讓PM上升 11/09 23:51
12F：→ horsemelon:所以就比較不會有damping的現象 11/09 23:51
13F：→ horsemelon:是類似的道理...應該啦...... 11/09 23:53
14F：推 Williamette:加大電容是讓couple過去的量減少 因為Cgd跟CL會串聯 11/10 04:33
15F：→ Williamette:變成voltage divider 11/10 04:33
16F：推 horsemelon:你的說法是time domain 我用freq domain去解釋 11/10 11:04
17F：→ horsemelon:其實意思是一樣的啦~~只是著眼點不同而已 11/10 11:04